| QFN管脚 |
管脚名称 |
描述 |
| 39 |
VIN1 |
内部线性调节器产生VCCA、VDD和待机LDO(LDOOUT)所需的电源。在7714控制器IC附近放置去耦电容。同样用于UVLO1故障发生器-如果VIN1或VIN2下降到各自的用户编程的极限值,则关掉所有通道。在超过UVIN电平时,通道会重新开始其编程的时间 |
| 38 |
VIN2 |
如果VIN2管脚电压下降到低于用户编程的UVLO VIN2电平,则关掉所有通道。当在实际设计中使用了两个输入电压源时才会使用该管脚。如果使用一个Vin源,那么该管脚可以用作用户可编程使能 |
| 37 |
VCCA |
内部5V LDO的输出。这个电压用来在内部给模拟模块供电。如果外部的5V电压可用,直接将该管脚连接到外部5V电源并禁能VCC LDO以减少功率耗散 |
| 26 |
VCCD |
门驱动输入电压。这个电压不是输出电压。在单独(stand-alone)的应用中,用最短的导线将该管脚连接到VCCA,并加上1μF的去耦电容。如果5V的外部电压可用,则将该管脚直接连接到外部的5V供电以减少功耗 |
| 36,31,16,21 |
PGND1-PGND4 |
电源地。低端门驱动电路的地连接 |
| 1,2 |
AVDD,DVDD |
给内部数字逻辑供电的1.8V LDO输出。这个1.8V电压由内部线性调节器从VCCA轨产生。在7714控制器IC附近放置一个去耦电容。可用一个去耦电容来给每个连接到内部数字逻辑的电路去耦,或者可以分开给每个电路提供独立的去耦通道 |
| 10,11 |
DGND,AGND |
分别给控制器的数字和模拟部分接地。它们必须单独连接到接地面的位置以帮助减少噪声影响。布局示例使用了一个由空白点(voids)分开的共用接地面,以产生局部区域。见EVB手册 |
| 17,22,30,55 |
GL1-GL4 |
低端门驱动器的输出管脚。该管脚直接与外部N通道MOSFET的各个门相连 |
| 19,24,28,33 |
GH1-GH4 |
高端门驱动器的输出管脚。该管脚直接与外部N通道MOSFET的各个门相连 |
| 34,29,23,18 |
LX1-LX4 |
高端门驱动器(GHx)的低供电轨。将该管脚连接到两个外部电源MOSFET和电感之间的连接开关点。这些管脚也用于经过底层MOSFET压降的测量,从而给控制引擎提供输出电流信息 |
| 32,27,20,25 |
BST1-BST4 |
高端驱动器电源管脚。将BST连接到外部升压二极管和电容,如上页所示的图形。高端驱动器连接在BST管脚和LX管脚之间,并在每个开关周期时向高端门传输BST管脚电压 |
| 3,4,5,6 |
GPIO0-GPIO3 |
这些管脚可以配置为输入或输出,用作自定义标志、power good信号以及使能/禁能控制。GPIO管脚还可以配置为与外部时钟同步的输入时钟 |
| 7,8 |
SDA,SCL(GPIO4,GPIO5) |
I2C串行接口通信管脚。不使用I2C时,这些管脚可以被重新配置为GPIO管脚 |
| 12,13,14,15 |
VOUT1-VOUT4 |
连接到相应电源状态的输出。该输出在每个开关周期中采样一次 |
| 40 |
LDOOUT |
待机LDO的输出。这是一个低功耗LDO,可以在其它IC关闭时保持活动,并且可以配置为5V或3.3V的输出。GPIO管脚可以配置为LDO控制 |
| 9 |
ENABLE |
如果ENABLE拉高,则芯片上电(逻辑复位,寄存器配置负载等)。如果拉低的时间超过100ns,则XRP7714被置于微电源关闭 |
| 裸露焊盘 |
AGND |
连接到地,如上面管脚10和11所述 |
|