|
|
| 简介 |
TMS320DM6467达芬奇处理器是基于 DSP 的片上系统 (SoC)，它采用了一整套开发工具和数字媒体软件，是专为实时多格式高清晰度 (HD) 和标准清晰度 (SD) 视频代码转换产品（如媒体网关、多点控制单元、数字媒体适配器、监控数字视频服务器和录像机以及 IP 机顶盒）精心打造的。
DM6467 处理器由一个集成 ARM9 与 C64x+ DSP 内核和一个高清晰度视频/影像协处理器 (HD-VICP) 组成。相应的开发工具 DM6467 数字视频评估模块 (DVEVM) 将帮助开发人员简单快捷地创造具有 HD 代码转换功能的数字视频设备。 |
|
| 特性 |
  高性能数字媒体SoC
－594-，729-Mhz C64x+ 时钟
－297-，364.5-Mhz ARM926EJ-S 时钟
－8个32-bit C64x+ 指令/周期
－4752，5832 C64x+ MIP；
－软件完全兼容C64x+和ARM9
－支持SmartReflex Class 0（594Mhz 时钟）
 1.05V和1.2V内核电压
先进的Very-Long-Instruction-Word（VLIW）TMS320C64x+ DSP内核
－8个完全独立的功能单元
6个ALUs（32-/40Bit），支持每个时钟执行32-Bit，双16-Bit，四个8-Bit计算
2个乘法器，每个时钟周期可执行4个16x16-Bit，或8个8x8-Bit乘法
－非对齐的Load-Store体系结构
－64个32-Bit GPIO
－具有减少代码大小的指令封装功能
－所有指令都是条件运行的
－额外的C64x+增强功能
保护模式操作
错误检测和程序重定向异常机制
硬件支持模循环操作
C64x+指令集特性
－支持字节寻址（8-/16-/32-/64-Bit数据）
－8-Bit溢出保护
－单比特位操作（读取，清零，置位）
－平常、饱和位计算
－支持复杂乘法的额外指令集
C64x+ L1/L2存储结构
－32KB L1P 程序RAM/Cache（直接映射）
－32KB L2P 程序RAM/Cache
－128KB 统一映射的RAM/Cache，可灵活配置RAM和Cache大小
ARM926EJ-S内核
－支持32位和16位（Thumb）指令集
－DSP指令扩展和单周期MAC
－支持ARM Jazelle技术
－EmbeddedICE-RT硬件逻辑支持实时调试；
－ARM9存储结构：
16KB指令Cache
8KB数据Cache
32KB RAM
8KB ROM
Embedded Trace Buffer（ETB11），4KB RAM 可用于ARM9调试
ARM和DSP小端模式
双可编程高清视频图像协处理器（HDVICP）
－支持H.264、MPEG2、VC1、MPEG4 SP/ASP视频格式的编码、解码和转换
99Mhz视频接口
－2个8Bit SD（BT.656），单16Bit HD（BT.1120），单个Raw（8-/10-/12-Bit）视频输入通道
－2个8BitSD（BT.656），单个16Bit HD（BT.1120），视频输出通道
视频数据转换引擎（VDCE）
－水平和垂直缩减；
－色度转换（4:2:3->4:2:0）
2个传输流接口（TSIF）模块（一个并/串行模式，一个只有串行模式）
－用于MEPG视频数据流传输的TSIF
－同步/异步数据流输入/输出可同时进行
－绝对时间戳检测
－PID 过滤，具有7个PID过滤表
外部存储器接口(EMIFs)
－32位 DDR2 SDRAM 存储器控制器
－256M-Byte寻址空间(1.8-V I/O)
－16位异步总线访问接口(EMIFA)
－128M-Byte寻址空间
Flash 存储器接口
－NOR Flash(8/16位数据宽度)
－NAND Flash(8/16位数据宽度)
增强型直接存储器访问控制器(EDMA，64个独立通道)
10/100/1000 Mb/s 以太网控制器(EMAC)
－遵循IEEE 802.3标准(3.3-V I/O Only)
－支持独立的MII和GMII媒体数据访问接口
－带数据管理I/O模块(MDIO)
USB 2.0 接口
－USB2.0 高速/全速 从机接口
－USB2.0 高速/全速/低速 主机接口
PCI主/从接口(32位，33-MHz，3.3V)
－兼容PCI 2.3标准
两个64位定时计数器(每一个64位的可以做为两个32位定时计数器来使用)
一个64位的看门狗
3个可配置的UART/IrDA/CIR接口(1个带Modem控制信号)
－UART支持最高1.8432Mbps的速率
－SIR和MIR(0.576 MBAUD)
－带可编程数据编码的CIR
1个SPI接口(带两个片选)
1个I2C(主/从)接口
两路多通道音频接口(McASPs)
－1路4线串行收发接口
－1路数字音频发送接口(S/PDIF)
32位主机接口(HPI)
VLYNQ接口(FPGA接口)
两路PWM输出接口
ATA/ATAP I/F(硬盘接口)
最多33个通用I/O口(GPIO,与其它引脚功能复用)
带ARM片上启动引导程序
ARM/DSP独立的电源保护模块
灵活的PLL控制器
JTAG接口(IEEE-1149.1)
529脚BGA封装(无铅 Pb-Free),0.8-mm间距
3.3V 和 1.8V I/O,1.2-/1.05-V Internal
|
|
|
