

HC32F003 系列 / HC32F005 系列

32 位 ARM[®] Cortex[®]-M0+ 微控制器

用户手册

前 言

非常感谢大家对华大半导体产品的支持和信赖。

使用本系列产品前，请系统阅读本手册和“数据手册”。

➤ 本手册的目的和对象读者

本手册主要介绍本系列的功能、操作事项和使用方法。对象读者为使用本系列实际开发产品的工程师。

※ 本手册介绍外设功能的构成和操作说明，但不包括该系列的规格说明。关于芯片规格，详情参见其对应的“数据手册”。

➤ 样本程序和开发环境

华大半导体提供外设功能运行用的样本程序和本系列所需的开发环境说明。关于华大微控制器的运行规格和使用方法，请联系本公司。

➤ 微控制器支持信息：<http://www.hdsc.com.cn/mcu.htm>

- 华大半导体有限公司（以下简称：“HDSC”）保留随时更改、更正、增强、修改华大半导体产品和/或本文档的权利，恕不另行通知。用户可在下单前获取最新相关信息。HDSC 产品依据购销基本合同中载明的销售条款和条件进行销售。
- 用户对 HDSC 产品的选择和使用承担全部责任，用户将 HDSC 产品用于其自己或指定第三方产品上的，HDSC 不提供服务支持且不对此类产品承担任何责任。
- HDSC 在此确认未以明示或暗示方式授予任何知识产权许可。
- HDSC 产品的转售，若其条款与此处规定不同，HDSC 对此类产品的任何保修承诺无效。
- 任何带有“®”或“™”标识的图形或字样是 HDSC 的商标。所有其他在 HDSC 产品上显示的产品或服务名称均为其各自所有者的财产。
- 本通知中的信息取代并替换先前版本中的信息。

目 录

前 言	2
目 录	3
简 介	22
产品特性	23
1 功能模块.....	24
1.1 32 位 CORTEX M0+ 内核	25
1.2 Flash 存储器	25
1.3 RAM 存储器	25
1.4 时钟系统	25
1.5 工作模式	26
1.6 通用 IO 端口	26
1.7 中断控制器	26
1.8 复位控制器	27
1.9 定时器/计数器	28
1.10 看门狗 WDT	29
1.11 通用异步收发器 UART0~UART1	29
1.12 同步串行接口 SPI.....	29
1.13 I2C 总线	30
1.14 蜂鸣器 Buzzer	30
1.15 时钟校准电路.....	30
1.16 唯一 ID 号	31
1.17 硬件循环冗余校验码 CRC16.....	31
1.18 12 Bit SARADC	31
1.19 电压比较器 VC.....	32
1.20 低电压检测器 LVD.....	32
1.21 嵌入式调试系统.....	32
1.22 编程模式	32
1.23 高安全性	33
2 引脚配置及功能.....	34
2.1 引脚配置图	34
2.2 引脚功能说明.....	37
2.3 模块信号说明.....	41
3 系统结构.....	45
3.1 概述	45
3.2 系统地址划分.....	46
3.3 存储器和模块地址分配.....	48
4 工作模式.....	49
4.1 运行模式	51
4.2 休眠模式	52
4.3 深度休眠模式.....	54

5	系统控制器 (SYSCTRL)	57
5.1	时钟源介绍	57
5.1.1	内部高速 RC 时钟 RCH	58
5.1.2	内部低速 RC 时钟 RCL	58
5.1.3	外部高速晶振时钟 XTH	59
5.1.4	时钟启动过程	59
5.2	系统时钟切换	60
5.2.1	标准的时钟切换流程	60
5.2.2	从 RCH 切换到 XTH 示例	60
5.2.3	从 RCL 切换到 XTH 示例	61
5.2.4	从 RCH 切换到 RCL 示例	62
5.2.5	从 RCL 切换到 RCH 示例	62
5.2.6	RCH 不同振荡频率间切换	63
5.3	时钟校准模块	64
5.4	中断唤醒控制	65
5.4.1	从深度休眠模式唤醒后执行中断服务程序的方法	65
5.4.2	从深度休眠模式唤醒后不执行中断服务程序的方法	65
5.4.3	使用退出休眠特性	66
5.5	寄存器	68
5.5.1	系统控制寄存器 0 (SYSCTRL0)	69
5.5.2	系统控制寄存器 1 (SYSCTRL1)	71
5.5.3	系统控制寄存器 2 (SYSCTRL2)	72
5.5.4	振荡 RCH 控制寄存器 (RCH_CR)	73
5.5.5	振荡 XTH 控制寄存器 (XTH_CR)	74
5.5.6	RCL 控制寄存器 (RCL_CR)	75
5.5.7	外围模块时钟控制寄存器 (PERI_CLKEN)	76
5.5.8	Systick 时钟控制 (SYSTICK_CR)	78
6	复位控制器 (RESET)	79
6.1	复位控制器介绍	79
6.1.1	上电下电复位 POR/BOR	80
6.1.2	外部复位引脚复位	80
6.1.3	WDT 复位	80
6.1.4	PCA 复位	80
6.1.5	LVD 低电压复位	80
6.1.6	Cortex-M0+ SYSRESETREQ 复位	80
6.1.7	Cortex-M0+ LOCKUP 复位	80
6.2	寄存器	82
6.2.1	复位标识寄存器 (Reset_flag)	82
6.2.2	外围模块复位控制寄存器 (PREI_RESET)	83
7	中断控制器 (NVIC)	85
7.1	概述	85
7.2	中断优先级	85

7.3	中断向量表	86
7.4	中断输入和挂起行为.....	87
7.5	中断等待	90
7.6	中断源	90
7.7	中断结构图	92
7.8	寄存器	94
7.8.1	中断使能设置寄存器 (SCS_SETENA)	94
7.8.2	中断使能清除寄存器 (SCS_CLRENA)	95
7.8.3	中断挂起状态设置寄存器 (SCS_SETPEND)	95
7.8.4	中断挂起状态清除寄存器 (SCS_CLRPEND)	96
7.8.5	中断优先级寄存器 (SCS_IPR0)	97
7.8.6	中断优先级寄存器 (SCS_IPR1)	98
7.8.7	中断优先级寄存器 (SCS_IPR2)	99
7.8.8	中断优先级寄存器 (SCS_IPR3)	100
7.8.9	中断优先级寄存器 (SCS_IPR4)	101
7.8.10	中断优先级寄存器 (SCS_IPR5)	102
7.8.11	中断优先级寄存器 (SCS_IPR6)	103
7.8.12	中断优先级寄存器 (SCS_IPR7)	104
7.8.13	中断屏蔽特殊寄存器 (SCS_PRIMASK)	105
7.9	软件基本操作.....	106
7.9.1	外部中断使能.....	106
7.9.2	NVIC 中断使能和清除使能	106
7.9.3	NVIC 中断挂起和清除挂起	106
7.9.4	NVIC 中断优先级	106
7.9.5	NVIC 中断屏蔽	107
8	端口控制器 (GPIO)	108
8.1	端口控制器简介.....	108
8.2	端口控制器主要特性.....	108
8.3	端口控制器功能描述.....	108
8.3.1	端口复用功能.....	108
8.3.2	端口中断功能.....	110
8.3.3	端口配置功能.....	110
8.4	操作模式	112
8.4.1	端口复用操作流程.....	112
8.4.2	端口中断操作流程.....	113
8.4.3	端口配置操作流程.....	114
8.5	端口控制器寄存器描述.....	115
8.5.1	端口 P0 相关寄存器.....	118
8.5.1.1	端口 P01 功能配置寄存器(P01_SEL)	118
8.5.1.2	端口 P02 功能配置寄存器(P02_SEL)	119
8.5.1.3	端口 P03 功能配置寄存器(P03_SEL)	120
8.5.1.4	端口 P0 输入输出配置寄存器(P0DIR).....	121

8.5.1.5 端口 P0 输入值寄存器(P0IN).....	122
8.5.1.6 端口 P0 输出值配置寄存器(P0OUT)	123
8.5.1.7 端口 P0 数模配置寄存器(P0ADS).....	124
8.5.1.8 端口 P0 驱动能力配置寄存器(P0DR).....	125
8.5.1.9 端口 P0 上拉使能配置寄存器(P0PU)	126
8.5.1.10 端口 P0 下拉使能配置寄存器(P0PD)	127
8.5.1.11 端口 P0 开漏输出配置寄存器(P0OD).....	128
8.5.1.12 端口 P0 高电平中断使能配置寄存器(P0HIE).....	129
8.5.1.13 端口 P0 低电平中断使能配置寄存器(P0LIE)	130
8.5.1.14 端口 P0 上升沿中断使能配置寄存器(P0RIE)	131
8.5.1.15 端口 P0 下降沿中断使能配置寄存器(P0FIE).....	132
8.5.1.16 端口 P0 中断状态寄存器(P0_STAT)	133
8.5.1.17 端口 P0 中断清除寄存器(P0_ICLR)	134
8.5.2 端口 P1 相关寄存器.....	135
8.5.2.1 端口 P14 功能配置寄存器(P14_SEL)	135
8.5.2.2 端口 P15 功能配置寄存器(P15_SEL)	136
8.5.2.3 端口 P1 输入输出配置寄存器(P1DIR).....	137
8.5.2.4 端口 P1 输入值寄存器(P1IN).....	138
8.5.2.5 端口 P1 输出值配置寄存器(P1OUT)	139
8.5.2.6 端口 P1 数模配置寄存器(P1ADS).....	140
8.5.2.7 端口 P1 驱动能力配置寄存器(P1DR).....	141
8.5.2.8 端口 P1 上拉使能配置寄存器(P1PU)	142
8.5.2.9 端口 P1 下拉使能配置寄存器(P1PD)	143
8.5.2.10 端口 P1 开漏输出配置寄存器(P1OD).....	144
8.5.2.11 端口 P1 高电平中断使能配置寄存器(P1HIE)	145
8.5.2.12 端口 P1 低电平中断使能配置寄存器(P1LIE)	146
8.5.2.13 端口 P1 上升沿中断使能配置寄存器(P1RIE)	147
8.5.2.14 端口 P1 下降沿中断使能配置寄存器(P1FIE).....	148
8.5.2.15 端口 P1 中断状态寄存器(P1_STAT)	149
8.5.2.16 端口 P1 中断清除寄存器(P1_ICLR)	150
8.5.3 端口 P2 相关寄存器.....	151
8.5.3.1 端口 P23 功能配置寄存器(P23_SEL)	151
8.5.3.2 端口 P24 功能配置寄存器(P24_SEL)	152
8.5.3.3 端口 P25 功能配置寄存器(P25_SEL)	153
8.5.3.4 端口 P26 功能配置寄存器(P26_SEL)	154
8.5.3.5 端口 P27 功能配置寄存器(P27_SEL)	155
8.5.3.6 端口 P2 输入输出配置寄存器(P2DIR).....	156
8.5.3.7 端口 P2 输入值寄存器(P2IN).....	157
8.5.3.8 端口 P2 输出值配置寄存器(P2OUT)	158
8.5.3.9 端口 P2 数模配置寄存器(P2ADS).....	159
8.5.3.10 端口 P2 驱动能力配置寄存器(P2DR).....	160
8.5.3.11 端口 P2 上拉使能配置寄存器(P2PU).....	161

8.5.3.12	端口 P2 下拉使能配置寄存器(P2PD)	162
8.5.3.13	端口 P2 开漏输出配置寄存器(P2OD)	163
8.5.3.14	端口 P2 高电平中断使能配置寄存器(P2HIE)	164
8.5.3.15	端口 P2 低电平中断使能配置寄存器(P2LIE)	165
8.5.3.16	端口 P2 上升沿中断使能配置寄存器(P2RIE)	166
8.5.3.17	端口 P2 下降沿中断使能配置寄存器(P2FIE)	167
8.5.3.18	端口 P2 中断状态寄存器(P2_STAT)	168
8.5.3.19	端口 P2 中断清除寄存器(P2_ICLR)	169
8.5.4	端口 P3 相关寄存器	170
8.5.4.1	端口 P31 功能配置寄存器(P31_SEL)	170
8.5.4.2	端口 P32 功能配置寄存器(P32_SEL)	171
8.5.4.3	端口 P33 功能配置寄存器(P33_SEL)	172
8.5.4.4	端口 P34 功能配置寄存器(P34_SEL)	173
8.5.4.5	端口 P35 功能配置寄存器(P35_SEL)	174
8.5.4.6	端口 P36 功能配置寄存器(P36_SEL)	175
8.5.4.7	端口 P3 输入输出配置寄存器(P3DIR)	176
8.5.4.8	端口 P3 输入值寄存器(P3IN)	178
8.5.4.9	端口 P3 输出值配置寄存器(P3OUT)	180
8.5.4.10	端口 P3 数模配置寄存器(P3ADS)	182
8.5.4.11	端口 P3 驱动能力配置寄存器(P3DR)	184
8.5.4.12	端口 P3 上拉使能配置寄存器(P3PU)	186
8.5.4.13	端口 P3 下拉使能配置寄存器(P3PD)	188
8.5.4.14	端口 P3 开漏输出配置寄存器(P3OD)	190
8.5.4.15	端口 P3 高电平中断使能配置寄存器(P3HIE)	192
8.5.4.16	端口 P3 低电平中断使能配置寄存器(P3LIE)	194
8.5.4.17	端口 P3 上升沿中断使能配置寄存器(P3RIE)	196
8.5.4.18	端口 P3 下降沿中断使能配置寄存器(P3FIE)	198
8.5.4.19	端口 P3 中断状态寄存器(P3_STAT)	200
8.5.4.20	端口 P3 中断清除寄存器(P3_ICLR)	202
8.5.5	端口辅助功能相关寄存器	204
8.5.5.1	端口辅助功能配置寄存器 0(GPIO_CTRL0)	204
8.5.5.2	端口辅助功能配置寄存器 1(GPIO_CTRL1)	205
8.5.5.3	端口辅助功能配置寄存器 2(GPIO_CTRL2)	208
8.5.5.4	端口辅助功能配置寄存器 3(GPIO_CTRL3)	210
8.5.5.5	端口辅助功能配置寄存器 4(GPIO_CTRL4)	212
9	FLASH 控制器 (FLASH)	213
9.1	概述	213
9.2	结构框图	213
9.3	功能描述	214
9.3.1	页擦除 (Sector Erase)	214
9.3.2	全片擦除 (Chip Erase)	215
9.3.3	写操作 (Program)	215

9.3.4	读操作.....	217
9.4	擦写时序	218
9.5	读等待周期	220
9.6	擦写保护	220
9.6.1	擦写保护位.....	220
9.6.2	PC 地址擦写保护	220
9.7	寄存器写保护.....	221
9.8	寄存器	222
9.8.1	TNVS 参数寄存器 (FLASH_TNVS)	222
9.8.2	TPGS 参数寄存器 (FLASH_TPGS)	223
9.8.3	TPROG 参数寄存器 (FLASH_TPROG)	223
9.8.4	TSERASE 寄存器 (FLASH_TSERASE)	224
9.8.5	TMERASE 参数寄存器 (FLASH_TMERASE)	224
9.8.6	TPRCV 参数寄存器 (FLASH_TPRCV)	225
9.8.7	TSRCV 参数寄存器 (FLASH_TSRCV)	225
9.8.8	TMRCV 参数寄存器 (FLASH_TMRCV)	226
9.8.9	CR 寄存器 (FLASH_CR)	226
9.8.10	IFR 寄存器 (FLASH_IFR)	227
9.8.11	ICLR 寄存器 (FLASH_ICLR)	227
9.8.12	BYPASS 寄存器 (FLASH_BYPASS)	228
9.8.13	SLOCK 寄存器 (FLASH_SLOCK)	229
10	RAM 控制器 (RAM)	230
10.1	概述	230
10.2	功能描述	230
10.3	寄存器	231
10.3.1	控制寄存器 (RAM_CR)	231
10.3.2	奇偶校验出错地址寄存器 (RAM_ERRADDR)	232
10.3.3	出错中断标志寄存器 (RAM_IFR)	232
10.3.4	出错中断标志清除寄存器 (RAM_ICLR)	233
11	基本定时器 (TIM0/1/2)	234
11.1	基本定时器简介.....	234
11.2	Base Timer 功能描述	235
11.2.1	计数功能.....	237
11.2.2	定时功能.....	237
11.2.3	Buzzer 功能.....	238
11.3	Base Timer 互连	239
11.3.1	GATE 互联.....	239
11.3.2	Toggle 输出互联.....	239
11.4	Base Timer 寄存器描述	240
11.4.1	16 位模式重载寄存器 (TIMx_ARR)	240
11.4.2	16 位模式计数寄存器 (TIMx_CNT)	241
11.4.3	32 位模式计数寄存器 (TIMx_CNT32)	241

11.4.4	控制寄存器 (TIMx_CR)	242
11.4.5	中断标志寄存器 (TIMx_IFR)	243
11.4.6	中断标志清除寄存器 (TIMx_ICLR)	243
12	可编程计数阵列 (PCA)	244
12.1	PCA 简介	244
12.2	PCA 功能描述	245
12.2.1	PCA 定时/计数器	245
12.2.2	PCA 捕获功能	247
12.2.3	PCA 比较功能	249
12.2.3.1	16 位软件计数模式	249
12.2.3.2	高速输出模式	250
12.2.3.3	PCA 模块 4 的 WDT 功能	251
12.2.3.4	PCA 8 位脉宽调制功能	253
12.3	PCA 模块与其他模块互连及控制	255
12.3.1	ECI 互连	255
12.3.2	PCACAP0	255
12.3.3	PCACAP1	255
12.3.4	PCACAP [4:2]	255
12.4	PCA 寄存器描述	256
12.4.1	控制寄存器 (PCA_CCON)	257
12.4.2	模式寄存器 (PCA_CMOD)	258
12.4.3	计数寄存器 (PCA_CNT)	259
12.4.4	中断清除寄存器 (PCA_ICLR)	259
12.4.5	比较捕获模式寄存器 (PCA_CCAPM0~4)	260
12.4.6	比较捕获数据寄存器高 8 位 (PCA_CCAP0~4H)	261
12.4.7	比较捕获数据寄存器低 8 位 (PCA_CCAP0~4L)	261
12.4.8	比较捕获 16 位寄存器 (PCA_CCAP0~4)	262
12.4.9	比较高速输出标志寄存器 (PCA_CCAPO)	262
13	高级定时器 (TIM4/5/6)	263
13.1	Advanced Timer 简介	263
13.2	Advanced Timer 功能描述	265
13.2.1	基本动作	265
13.2.1.1	基本波形模式	265
13.2.1.2	比较输出	266
13.2.1.3	捕获输入	267
13.2.2	时钟源选择	268
13.2.3	计数方向	269
13.2.3.1	锯齿波计数方向	269
13.2.3.2	三角波计数方向	269
13.2.4	数字滤波	270
13.2.5	软件同步	271
13.2.5.1	软件同步启动	271

13.2.5.2	软件同步停止	271
13.2.5.3	软件同步清零	271
13.2.6	硬件同步	273
13.2.6.1	硬件同步启动	273
13.2.6.2	硬件同步停止	273
13.2.6.3	硬件同步清零	273
13.2.6.4	硬件同步捕获输入.....	273
13.2.6.5	硬件同步计数	273
13.2.7	缓存功能.....	275
13.2.7.1	缓存传送时间点	276
13.2.7.2	通用周期基准值缓存传送时间点.....	276
13.2.7.3	通用比较基准值缓存传送时间点.....	276
13.2.7.4	捕获输入值缓存传送时间点.....	276
13.2.7.5	清零动作时缓存传送.....	276
13.2.8	通用 PWM 输出	277
13.2.8.1	PWM 展频输出	277
13.2.8.2	独立 PWM 输出	277
13.2.8.3	互补 PWM 输出	277
13.2.8.3.1	软件设定 GCMBR 互补 PWM 输出.....	278
13.2.8.3.2	硬件设定 GCMBR 互补 PWM 输出.....	279
13.2.8.4	多相 PWM 输出	280
13.2.9	正交编码计数.....	282
13.2.9.1	位置计数模式	282
13.2.9.1.1	基本计数.....	282
13.2.9.1.2	相位差计数.....	283
13.2.9.1.3	方向计数.....	284
13.2.9.2	公转模式	284
13.2.9.2.1	Z 相计数	284
13.2.9.2.2	位置溢出计数.....	285
13.2.9.2.3	混合计数.....	285
13.2.9.2.4	Z 相动作屏蔽	286
13.2.10	周期间隔响应.....	288
13.2.11	保护机制	289
13.2.12	中断说明	290
13.2.12.1	计数比较匹配中断.....	290
13.2.12.2	计数周期匹配中断.....	290
13.2.12.3	死区时间错误中断.....	290
13.2.13	刹车保护	291
13.2.13.1	端口刹车与软件刹车.....	291
13.2.13.2	低功耗模式自动刹车.....	291
13.2.13.3	输出电平同高同低刹车.....	292
13.2.13.4	VC 刹车	292

13.2.14	内部互连.....	293
13.2.14.1	中断触发输出	293
13.2.14.2	AOS 触发	293
13.2.14.3	端口触发 TRIGA-TRIGD.....	294
13.2.14.4	比较输出 VC 与 Advanced Timer 互连	295
13.2.14.5	UART 与 Advanced Timer 互连	295
13.3	寄存器描述	296
13.3.1	通用计数基准值寄存器 (TIMx_CNTER).....	298
13.3.2	通用周期基准值寄存器 (TIMx_PERAR)	298
13.3.3	通用周期缓存寄存器 (TIMx_PERBR)	299
13.3.4	通用比较基准值寄存器 (TIMx_GCMAR-GCMDR)	299
13.3.5	死区时间基准值寄存器 (TIMx_DTUAR- DTDAR)	300
13.3.6	通用控制寄存器 (TIMx_GCONR)	301
13.3.7	中断控制寄存器 (TIMx_ICONR)	303
13.3.8	端口控制寄存器 (TIMx_PCONR)	304
13.3.9	缓存控制寄存器 (TIMx_BCONR)	307
13.3.10	死区控制寄存器 (TIMx_DCONR)	308
13.3.11	滤波控制寄存器 (TIMx_FCONR)	309
13.3.12	有效周期寄存器 (TIMx_VPERR)	311
13.3.13	状态标志寄存器 (TIMx_STFLR)	312
13.3.14	硬件启动事件选择寄存器 (TIMx_HSTAR)	314
13.3.15	硬件停止事件选择寄存器 (TIMx_HSTPR)	316
13.3.16	硬件清零事件选择寄存器 (TIMx_HCELR)	318
13.3.17	硬件捕获 A 事件选择寄存器 (TIMx_HCPAR)	320
13.3.18	硬件捕获 B 事件选择寄存器 (TIMx_HCPBR)	322
13.3.19	硬件递加事件选择寄存器 (TIMx_HCUPR)	324
13.3.20	硬件递减事件选择寄存器 (TIMx_HCDOR)	326
13.3.21	软件同步启动寄存器 (TIMx_SSTAR)	328
13.3.22	软件同步停止寄存器 (TIMx_SSTPR)	329
13.3.23	软件同步清零寄存器 (TIMx_SCLRR)	330
13.3.24	中断标志寄存器 (TIMx_IFR)	331
13.3.25	中断标志清除寄存器 (TIMx_ICLR)	333
13.3.26	展频及中断触发选择 (TIMx_CR)	334
13.3.27	AOS 选择控制寄存器 (TIMx_AOSSR)	335
13.3.28	AOS 选择控制寄存器标志清除 (TIMx_AOSCL)	336
13.3.29	端口刹车控制寄存器 (TIMx_PTBKS)	337
13.3.30	端口触发控制寄存器 (TIMx_TTRIG)	338
13.3.31	AOS 触发控制寄存器 (TIMx_ITRIG)	339
13.3.32	端口刹车极性控制寄存器 (TIMx_PTBKP)	340
14	看门狗定时器 (WDT)	341
14.1	WDT 简介	341
14.2	WDT 功能描述.....	342

14.2.1	WDT 溢出后产生中断	342
14.2.2	WDT 溢出后产生复位	342
14.3	WDT 寄存器描述	343
14.3.1	WDT 清除控制寄存器 (WDT_RST)	343
14.3.2	WDT_CON 寄存器	344
15	通用同步异步收发器 (UART)	345
15.1	概述	345
15.2	结构框图	345
15.3	工作模式	346
15.3.1	Mode0 (同步模式, 半双工)	346
15.3.1.1	发送数据	346
15.3.1.2	接收数据	347
15.3.2	Mode1 (异步模式, 全双工)	348
15.3.2.1	发送数据	348
15.3.2.2	接收数据	348
15.3.3	Mode2 (异步模式, 全双工)	349
15.3.3.1	发送数据	349
15.3.3.2	接收数据	349
15.3.4	Mode3 (异步模式, 全双工)	350
15.4	波特率编程	351
15.4.1	Mode0	351
15.4.2	Mode1/3	351
15.4.3	Mode2	351
15.5	帧错误检测	351
15.6	多机通讯	352
15.7	自动地址识别	353
15.7.1	给定地址	353
15.7.2	广播地址	353
15.7.3	举例	353
15.8	收发端缓存	355
15.8.1	接收缓存	355
15.8.2	发送缓存	355
15.9	不同波特率的分频设置	356
15.10	寄存器	361
15.10.1	数据寄存器 (UARTx_SBUF)	361
15.10.2	控制寄存器 (UARTx_SCON)	362
15.10.3	地址寄存器 (UARTx_SADDR)	363
15.10.4	地址掩码寄存器 (UARTx_SADEN)	363
15.10.5	标志位寄存器 (UARTx_ISR)	364
15.10.6	标志位清除寄存器 (UARTx_ICR)	365
16	I2C 总线 (I2C)	366
16.1	I2C 简介	366

16.2	I2C 主要特性.....	366
16.3	I2C 协议描述.....	367
16.3.1	I2C 总线上数据传输	367
16.3.2	起始位或重复起始信号	368
16.3.3	从机地址传输	368
16.3.4	数据传输	369
16.4	I2C 功能描述.....	370
16.4.1	I2C 工作模式	371
16.4.2	仲裁与同步逻辑	371
16.4.3	串行时钟发生器	372
16.4.4	输入滤波器	372
16.4.5	地址比较器	373
16.4.6	中断产生器	373
16.4.7	I2C 主机发送模式	373
16.4.8	I2C 主机接收模式	377
16.4.9	I2C 从机接收模式	379
16.4.10	I2C 从机发送模式	382
16.4.11	I2C 其他杂项状态	385
16.5	I2C 操作模式.....	386
16.5.1	初始化程序	386
16.5.2	端口配置程序	386
16.5.3	启动主机发送功能	386
16.5.4	启动主机接收功能	386
16.5.5	I2C 中断程序	387
16.5.6	无指定模式的状态	387
16.5.7	主发送器状态	388
16.5.8	主接收状态	389
16.5.9	从接收器状态	390
16.5.10	从发送器状态	393
16.6	I2C 寄存器描述.....	395
16.6.1	I2C 波特率计数器使能寄存器(I2C_TMRUN)	396
16.6.2	I2C 波特率计数器配置寄存器(I2C_TM)	397
16.6.3	I2C 配置寄存器(I2C_CR)	398
16.6.4	I2C 数据寄存器(I2C_DATA)	399
16.6.5	I2C 地址寄存器(I2C_ADDR)	400
16.6.6	I2C 状态寄存器(I2C_STAT)	401
17	串行外设接口 (SPI)	402
17.1	SPI 简介	402
17.2	SPI 主要特性	402
17.3	SPI 功能描述	402
17.3.1	SPI 主机方式	402
17.3.1.1	操作流程	403

17.3.1.2	时序	404
17.3.2	SPI 从机方式	405
17.3.2.1	操作流程	405
17.3.2.2	时序	406
17.4	SPI 中断	407
17.5	SPI 多主机/多从机模式	407
17.6	SPI 寄存器描述	408
17.6.1	SPI0 配置寄存器(SPI0_CR)	409
17.6.2	SPI0 片选配置寄存器(SPI0_SSN)	411
17.6.3	SPI0 状态寄存器(SPI0_STAT)	412
17.6.4	SPI0 数据寄存器(SPI0_DATA)	413
18	时钟校准模块 (CLKTRIM)	414
18.1	CLK_TRIM 简介	414
18.2	CLK_TRIM 主要特性	414
18.3	CLK_TRIM 功能描述	415
18.3.1	CLK_TRIM 校准模式	415
18.3.1.1	操作流程	415
18.3.2	CLK_TRIM 监测模式	416
18.3.2.1	操作流程	416
18.4	CLK_TRIM 寄存器描述	417
18.4.1	配置寄存器(CLKTRIM_CR)	418
18.4.2	参考计数器初值配置寄存器(CLKTRIM_REFCON)	420
18.4.3	参考计数器值寄存器(CLKTRIM_REFCNT)	420
18.4.4	校准计数器值寄存器(CLKTRIM_CALCNT)	421
18.4.5	中断标志位寄存器(CLKTRIM_IFR)	422
18.4.6	中断标志位清除寄存器(CLKTRIM_ICLR)	423
18.4.7	校准计数器溢出值配置寄存器(CLKTRIM_CALCON)	424
19	循环冗余校验 (CRC)	425
19.1	概述	425
19.2	功能描述	426
19.2.1	CRC 编码模式	426
19.2.2	CRC 检验模式	426
19.3	寄存器	427
19.3.1	CRC 结果寄存器 (CRC_RESULT)	427
19.3.2	CRC 数据寄存器 (CRC_DATA)	428
20	模数转换器 (ADC)	429
20.1	模块简介	429
20.2	ADC 框图	429
20.3	转换时序及转换速度	430
20.4	单次转换模式	431
20.5	连续转换模式	433
20.6	连续转换累加模式	435

20.7	ADC 转换结果比较.....	437
20.8	ADC 中断.....	438
20.9	使用温度传感器测量环境温度.....	438
20.10	ADC 模块寄存器.....	440
20.10.1	ADC 配置寄存器 0 (ADC_CR0)	441
20.10.2	ADC 配置寄存器 1 (ADC_CR1)	443
20.10.3	ADC 配置寄存器 2 (ADC_CR2)	446
20.10.4	ADC 通道 0 转换结果 (ADC_result0)	448
20.10.5	ADC 通道 1 转换结果 (ADC_result1)	448
20.10.6	ADC 通道 2 转换结果 (ADC_result2)	449
20.10.7	ADC 通道 3 转换结果 (ADC_result3)	449
20.10.8	ADC 通道 4 转换结果 (ADC_result4)	450
20.10.9	ADC 通道 5 转换结果 (ADC_result5)	450
20.10.10	ADC 通道 6 转换结果 (ADC_result6)	451
20.10.11	ADC 通道 7 转换结果 (ADC_result7)	451
20.10.12	ADC 通道 8 转换结果 (ADC_result8)	452
20.10.13	ADC 转换结果累加值 (ADC_result_acc)	452
20.10.14	ADC 比较上阈值 (ADC_HT)	453
20.10.15	ADC 比较下阈值 (ADC_LT)	453
20.10.16	ADC 中断标志寄存器 (ADC_IFR)	454
20.10.17	ADC 中断清除寄存器 (ADC_ICLR)	455
20.10.18	ADC 结果 (ADC_result)	455
21	模拟比较器 (VC)	456
21.1	模拟电压比较器 VC 简介	456
21.2	电压比较器框架图.....	457
21.3	建立/响应时间	457
21.4	滤波时间	458
21.5	迟滞功能	458
21.6	VC 寄存器	459
21.6.1	VC 配置寄存器 (VC_CR)	460
21.6.2	VC0 配置寄存器 (VC0_CR)	462
21.6.3	VC1 配置寄存器 (VC1_CR)	464
21.6.4	VC0 输出配置寄存器 (VC0_OUT_CFG)	466
21.6.5	VC1 输出配置寄存器 (VC1_OUT_CFG)	468
21.6.6	VC 中断寄存器 (VC_IFR)	470
22	低电压检测器 (LVD)	471
22.1	LVD 简介.....	471
22.2	LVD 框图.....	471
22.3	数字滤波	472
22.4	迟滞功能	472
22.5	配置示例	473
22.5.1	LVD 配置为低电压复位	473

22.5.2	LVD 配置为电压变化中断	473
22.6	LVD 寄存器	474
22.6.1	LVD 配置寄存器 (LVD_CR)	474
22.6.2	LVD 中断寄存器 (LVD_IFR)	476
23	模拟其它寄存器	477
23.1	BGR 配置寄存器 (BGR_CR)	477
24	SWD 调试接口	478
24.1	SWD 调试附加功能	478
24.2	ARM® 参考文档	479
24.3	调试端口引脚	480
24.3.1	SWD 端口引脚	480
24.3.2	SW-DP 引脚分配	480
24.3.3	SWD 引脚上的内部上拉	480
24.4	SWD 端口	481
24.4.1	SWD 协议简介	481
24.4.2	SWD 协议序列	481
24.4.3	SW-DP 状态机 (复位、空闲状态、ID 代码)	482
24.4.4	DP 和 AP 读/写访问	482
24.4.5	SW-DP 寄存器	483
24.4.6	SW-AP 寄存器	484
24.5	内核调试	485
24.6	BPU (断点单元)	485
24.6.1	BPU 功能	485
24.7	DWT (数据观察点)	486
24.7.1	DWT 功能	486
24.7.2	DWT 程序计数器采样寄存器	486
24.8	MCU 调试组件 (DBG)	487
24.8.1	对低功耗模式的调试支持	487
24.8.2	对定时器、看门狗的调试支持	487
24.9	调试模式模块工作状态控制 (DEBUG_ACTIVE)	488
25	典型应用电路图	490
26	电气特性	491
26.1	测试条件	491
26.1.1	最小和最大数值	491
26.1.2	典型数值	491
26.2	绝对最大额定值	492
26.3	工作条件	494
26.3.1	通用工作条件	494
26.3.2	上电和掉电时的工作条件	494
26.3.3	内嵌复位和 LVD 模块特性	495
26.3.4	内置的参考电压	497
26.3.5	工作电流特性	497

26.3.6	从低功耗模式唤醒的时间	499
26.3.7	外部时钟源特性	500
26.3.8	内部时钟源特性	502
26.3.9	存储器特性	503
26.3.10	EFT 特性	503
26.3.11	ESD 特性	504
26.3.12	端口特性	504
26.3.13	RESETB 引脚特性	507
26.3.14	ADC 特性	507
26.3.15	VC 特性	510
27	唯一设备 ID 寄存器 (80 位)	511
28	封装尺寸	512
29	附录 A SysTick 定时器	516
29.1	SysTick 定时器简介	516
29.2	设置 SysTick	516
29.3	SysTick 寄存器	517
29.3.1	SysTick 控制和状态寄存器 (CTRL)	517
29.3.2	SysTick 重载寄存器 (LOAD)	517
29.3.3	SysTick 当前值寄存器 (VAL)	517
30	附录 B 文档约定	518
30.1	寄存器相关缩写词列表	518
30.2	词汇表	518
	版本记录 & 联系方式	519

表目录

表 4-1	运行模式下可运行模块图	51
表 4-2	休眠模式下可运行模块图	53
表 4-3	深度休眠模式下可运行模块图	55
表 7-1	Cortex-M0+ 处理器异常一览	85
表 7-2	外部中断与 NVIC 中断输入对应关系	91
表 8-1	端口复用表	109
表 8-2	端口状态真值表	111
表 9-1	不同频率下 FLASH 擦写时间参数	218
表 11-1	Base Timer 寄存器列表	240
表 13-1	Advanced Timer 基本特性	263
表 13-2	Advanced Timer 端口列表	263
表 13-3	AOS 源选择	294
表 13-4	端口触发选择	294
表 13-5	Advanced Timer 寄存器列表	297
表 14-1	WDT 寄存器列表	343
表 16-1	I2C 时钟信号波特率	372
表 16-2	I2C 主机发送模式状态表	375
表 16-3	I2C 主机接收模式状态表	377
表 16-4	I2C 从机接收模式状态表	380
表 16-5	从机发送模式状态表	383
表 16-6	其他杂项状态表	385
表 16-7	寄存器列表	395
表 17-1	寄存器列表	408
表 17-2	主机模式波特率选择	410
表 18-1	寄存器列表	417
表 20-1	ADC 寄存器	440
表 21-1	VC 寄存器	459
表 22-1	LVD 寄存器	474
表 25-1	电压特性	492
表 25-2	电流特性	492
表 25-3	温度特性	493
表 25-4	通用工作条件	494
表 25-5	上电和掉电的工作条件	494
表 25-6	POR/Brown Out	495
表 25-7	LVD 模块特性	496
表 25-8	工作电流特性	498
表 25-9	端口输出特性	504

图目录

图 1-1 功能模块	24
图 2-1 封装示意图	36
图 3-1 系统架构示意图	45
图 3-2 地址区域划分示意图	47
图 4-1 控制模式框图	49
图 5-1 时钟控制模块框图	58
图 5-2 晶振时钟启动示意图	59
图 5-3 时钟切换示意图	61
图 5-4 时钟校准原理图	64
图 6-1 复位来源示意图	79
图 7-1 只使用了高两位的优先级寄存器	85
图 7-2 中断向量表	86
图 7-3 中断激活和挂起状态	87
图 7-4 中断挂起状态被清除然后被重新确认	88
图 7-5 中断退出时若中断请求保持高电平就会引起中断处理的再次执行	88
图 7-6 中断处理中产生的中断挂起也可以被确认	89
图 7-7 中断结构图	92
图 8-1 端口电路示意图	111
图 9-1 存储器 Sector 划分	213
图 11-1 Base Timer 框图	234
图 11-2 Timer 模式 1 框图	236
图 11-3 Timer 模式 2 框图	236
图 11-4 模式 1 时序图	237
图 11-5 模式 2 时序图（预分频设置为 2）	237
图 12-1 PCA 整体框图	244
图 12-2 PCA 计数器框图	246
图 12-3 PCA 捕获功能框图	248
图 12-4 PCA 比较功能框图	250
图 12-5 PCA WDT 功能框图	251
图 12-6 PCA PWM 功能框图	253
图 12-7 PCA PWM 输出波形	254
图 13-1 Advanced Timer 框图	264
图 13-3 锯齿波波形（递加计数）	265
图 13-4 三角波波形	265
图 13-5 比较输出动作	266
图 13-6 捕获输入动作	267
图 13-7 捕获输入端口的滤波功能	270
图 13-8 软件同步动作	271
图 13-9 硬件同步动作	274
图 13-10 单缓存方式比较输出时序	275

图 13-11	PWM 展频输出示意图.....	277
图 13-12	CHA 输出 PWM 波.....	277
图 13-13	三角波 A 模式时软件设定 GCMBR 互补 PWM 波输出.....	278
图 13-14	三角波 B 模式时硬件设定 GCMBR 互补 PWM 波输出（对称死区）.....	279
图 13-15	6 相 PWM 波.....	280
图 13-16	三角波 A 模式时带死区时间三相互补 PWM 波输出.....	281
图 13-17	位置模式时基本计数动作.....	282
图 13-18	位置模式时相位差计数动作设定(1 倍).....	283
图 13-19	位置模式时相位差计数动作设定(2 倍).....	283
图 13-20	位置模式时相位差计数动作设定(4 倍).....	283
图 13-21	位置模式时方向计数动作.....	284
图 13-22	公转模式时 Z 相计数动作.....	284
图 13-23	公转模式时位置计数器输出计数动作.....	285
图 13-24	公转模式时 Z 相计数和位置计数器输出混合计数动作.....	285
图 13-25	公转计数模式-混合计数 Z 相屏蔽动作例 1.....	286
图 13-26	公转计数模式-混合计数 Z 相屏蔽动作例 2.....	287
图 13-27	周期间隔有效请求信号动作.....	288
图 13-28	端口刹车与软件刹车示意图.....	291
图 13-29	输出同高同低刹车示意图.....	292
图 13-30	VC 刹车控制示意图.....	292
图 13-31	Timer4/5/6 中断选择.....	293
图 14-1	WDT 整体框图.....	341
图 15-1	UART 结构框图.....	345
图 15-2	Mode0 发送数据.....	346
图 15-3	Mode0 接收数据.....	347
图 15-4	Mode1 发送数据.....	348
图 15-5	Mode1 接收数据.....	348
图 15-6	Mode2 发送数据.....	349
图 15-7	Mode2 接收数据.....	349
图 15-8	接收缓存.....	355
图 16-1	I2C 传输协议.....	367
图 16-2	主机向从机传输数据.....	367
图 16-3	主机由从机读取地址.....	367
图 16-4	START 和 STOP 条件.....	368
图 16-5	I2C 总线上位传输.....	369
图 16-6	I2C 总线上应答信号.....	369
图 16-7	I2C 功能模块图.....	370
图 16-8	I2C 总线上的仲裁.....	371
图 16-9	I2C 主机发送状态图.....	376
图 16-10	I2C 主机接收状态图.....	378
图 16-11	主机接收状态图.....	381
图 16-12	I2C 从机发送状态图.....	384

图 17-1	主机方式数据/时钟时序	404
图 17-2	从机方式数据/时钟时序图 (cpha=0)	406
图 17-3	从机方式数据/时钟时序图 (cpha=1)	406
图 19-1	CRC 应用示意图	425
图 20-1	ADC 示意框图	429
图 20-2	ADC 转换时序图	430
图 20-3	ADC 连续转换过程示例	433
图 21-1	VC 框架图	457
图 21-2	VC 滤波响应时间	458
图 21-3	VC 迟滞功能	458
图 22-1	LVD 框图	471
图 22-2	LVD 滤波输出	472
图 22-3	LVD 迟滞响应	472
图 25-1	POR/Brown Out 示意图	495
图 25-2	输出端口 VOH/VOL 实测曲线	505

简介

HC32F003 / HC32F005 系列是 Low Pin Count、宽电压工作范围的 MCU。集成 12 位 1Msps 高精度 SARADC 以及集成了比较器、多路 UART、SPI、I2C 等丰富的通讯外设，具有高整合度、高抗干扰、高可靠性的特点。本产品内核采用 Cortex-M0+ 内核，配合成熟的 Keil & IAR 调试开发软件，支持 C 语言及汇编语言，汇编指令。

Low Pin Count MCU 典型应用

- 小家电，充电器，重合闸，遥控器，电子烟，燃气报警器，数显表，温控器，记录仪等行业
- 智能交通，智慧城市，智能家居
- 火警探头，智能门锁，无线监控等智能传感器应用
- 电机驱动

产品特性

- 32MHz Cortex-M0+ 32 位 CPU 平台
- HC32F003 系列 / HC32F005 系列具有灵活的功耗管理系统
 - 5 μ A @ 3V 深度休眠模式: 所有时钟关闭, 上电复位有效, IO 状态保持, IO 中断有效, 所有寄存器、RAM 和 CPU 数据保存状态时的功耗
 - 10 μ A @ 32KHz 低速工作模式: CPU 和外设模块运行, 从 Flash 运行程序
 - 30 μ A/MHz@3V@16MHz 休眠模式: CPU 停止工作, 外设模块运行, 主时钟运行
 - 150 μ A/MHz@3V@16MHz 工作模式: CPU 和外设模块运行, 从 Flash 运行程序
 - 4 μ S 低功耗唤醒时间, 使模式切换更加灵活高效, 系统反应更为敏捷
 - 上述特性为室温下典型值, 具体的电气特性, 功耗特性参考电气特性一章
- Flash 存储器, 具有擦写保护功能
 - HC32F003 系列支持 16K 字节 Flash
 - HC32F005 系列支持 32K 字节 Flash
- RAM 存储器, 附带奇偶校验, 增强系统的稳定性
 - HC32F003 系列支持 2K 字节 RAM
 - HC32F005 系列支持 4K 字节 RAM
- 通用 I/O 引脚 (16IO/20pin)
- 时钟、晶振
 - 外部高速晶振 4 ~ 32MHz
 - 内部高速时钟 4/8/16/22.12/24MHz
 - 内部低速时钟 32.8/38.4KHz
 - 硬件支持内外时钟校准和监控
- 定时器/计数器
 - 3 个通用 16 位定时器/计数器
 - 3 个高性能 16 位定时器/计数器, 支持 PWM 互补, 死区保护功能
 - 1 个可编程 16 位定时器/计数器, 支持捕获比较, PWM 输出
 - 1 个 20 位可编程计数看门狗电路, 内建专用 RC-OSC 提供 WDT 计数
- 通讯接口
 - UART0-UART1 标准通讯接口
 - SPI 标准通讯接口
 - I2C 标准通讯接口
- 蜂鸣器频率发生器, 支持互补输出
- 硬件 CRC-16 模块
- 唯一 10 字节 ID 号
- 12 位 1Msps 采样的高速高精度 SARADC, 内置运放, 可测量外部微弱信号
- 集成 6 位 DAC 和可编程基准输入的 2 路电压比较器 VC
- 集成低电压侦测器 LVD, 可配置 16 阶比较电平, 可监控端口电压以及电源电压
- 嵌入式调试解决方案, 提供全功能的实时调试器
- 工作温度: -40 ~ 85 $^{\circ}$ C / -40 ~ 105 $^{\circ}$ C
- 工作电压: 1.8 ~ 5.5V
- 封装形式: QFN20, QFN24, TSSOP20, SOP20

1 功能模块




图 1-1 功能模块

1.1 32 位 CORTEX M0+ 内核

ARM® Cortex®-M0+ 处理器源于 Cortex-M0，包含了一颗 32 位 RISC 处理器，运算能力达到 0.95 Dhrystone MIPS/MHz。同时加入了多项全新设计，改进调试和追踪能力、减少每条指令循环(IPC)数量和改进 Flash 访问的两级流水线等，更纳入了节能降耗技术。

Cortex-M0+ 处理器全面支持已整合 Keil & IAR 调试器。

Cortex-M0+ 包含了一个硬件调试电路，支持 2-pin 的 SWD 调试界面。

ARM Cortex-M0+ 特性：

指令集	Thumb / Thumb-2
流水线	2级流水线
性能效率	2.46 CoreMark / MHz
性能效率	0.95 DMIPS / MHz in Dhrystone
中断	32个快速中断
中断优先级	可配置4级中断优先级
增强指令	单周期32位乘法器
调试	Serial-wire 调试端口，支持4个硬中断（break point）以及2个观察点（watch point）

1.2 Flash 存储器

内建全集成 Flash 控制器，无需外部高压输入，由全内置电路产生高压来编程。支持 ISP、IAP、ICP 功能。

- HC32F003 系列支持 16K 字节 Flash
- HC32F005 系列支持 32K 字节 Flash

1.3 RAM 存储器

根据客户选择不同的功耗模式，RAM 数据都会被保留。自带硬件奇偶校验位，万一数据被意外破坏，在数据被读取时，硬件电路会立刻产生中断，保证系统的可靠性。

- HC32F003 系列支持 2K 字节 RAM
- HC32F005 系列支持 4K 字节 RAM

1.4 时钟系统

一个频率为 4~24MHz 可配置的高精度内部时钟 RCH。在配置 16MHz 下，从低功耗模式到工作模式的唤醒时间为 4uS，全电压全温度范围内的频率偏差小于±2.5%，无需外

接昂贵的高频晶体。

一个频率为 4~32MHz 的外部晶振 XTH。

一个频率为 32.8/38.4KHz 的内部时钟 RCL。

1.5 工作模式

- 1) 运行模式(Active Mode): CPU 运行, 周边功能模块运行。
- 2) 休眠模式(Sleep Mode): CPU 停止运行, 周边功能模块运行。
- 3) 深度休眠模式(Deep sleep Mode): CPU 停止运行, 高速时钟停止运行, 低功耗功能模块运行。

1.6 通用 IO 端口

最多可提供 16 个 GPIO 端口, 其中部分 GPIO 与模拟端口复用。每个端口由独立的控制寄存器位来控制。支持边沿触发中断和电平触发中断, 可从各种功耗模式下把 MCU 唤醒到工作模式。支持 Push-Pull CMOS 推挽输出、Open-Drain 开漏输出。内置上拉电阻、下拉电阻, 带有施密特触发器输入滤波功能。输出驱动能力可配置, 最大支持 12mA 的电流驱动能力。16 个通用 IO 可支持外部异步中断。

1.7 中断控制器

Cortex-M0+处理器内置了嵌套向量中断控制器(NVIC), 支持最多 32 个中断请求(IRQ)输入; 有四个中断优先级, 可处理复杂逻辑, 能够进行实时控制和中断处理。

32 个中断入口向量地址, 分别为:

中断向量号	中断来源
[0]	GPIO_P0
[1]	GPIO_P1
[2]	GPIO_P2
[3]	GPIO_P3
[4]	-
[5]	-
[6]	UART0
[7]	UART1
[8]	-
[9]	-

[10]	SPI
[11]	-
[12]	I2C
[13]	-
[14]	Timer0
[15]	Timer1
[16]	Timer2
[17]	-
[18]	Timer4
[19]	Timer5
[20]	Timer6
[21]	PCA
[22]	WDT
[23]	-
[24]	ADC
[25]	-
[26]	VC0
[27]	VC1
[28]	LVD
[29]	-
[30]	RAM FLASH fault
[31]	Clock trim

1.8 复位控制器

本产品具有 7 个复位信号来源，每个复位信号可以让 CPU 重新运行，绝大多数寄存器会被重新复位，程序计数器 PC 会复位指向 00000000。

	中断来源
[0]	上电掉电复位 POR BOR
[1]	外部 Reset Pin 复位
[2]	WDT 复位
[3]	PCA 复位
[4]	Cortex-M0+ LOCKUP 硬件复位
[5]	Cortex-M0+ SYSRESETREQ 软件复位
[6]	LVD 复位

1.9 定时器/计数器

		位宽	预除频	计数方向	PWM	捕获	互补输出
基本定时器	Timer0	16/32	1/2/4/8/16 32/64/256	上计数	无	无	无
	Timer1	16/32	1/2/4/8/16/ 32/64/256	上计数	无	无	无
	Timer2	16/32	1/2/4/8/16/ 32/64/256	上计数	无	无	无
可编程计数阵列	PCA	16	2/4/8/16/32	上计数	5	5	无
高级定时器	Timer4	16	1/2/4/8/16/ 64/256/1024	上计数/ 下计数/ 上下计数	2	2	1
	Timer5	16	1/2/4/8/16/ 64/256/1024	上计数/ 下计数/ 上下计数	2	2	1
	Timer6	16	1/2/4/8/16/ 64/256/1024	上计数/ 下计数/ 上下计数	2	2	1

基本定时器包含三个定时器 Timer0/1/2。Timer0/1/2 功能完全相同。Timer0/1/2 是同步定时/计数器，可以作为 16 位自动重载功能的定时/计数器，也可以作为 32 位无重载功能的定时/计数器。Timer0/1/2 可以对外部脉冲进行计数或者实现系统定时。

PCA(可编程计数器阵列 Programmable Counter Array)支持最多 5 个 16 位的捕获/比较模块。该定时/计数器可用作为一个通用的时钟计数/事件计数器的捕获/比较功能。PCA 的每个模块都可以进行独立编程，以提供输入捕捉，输出比较或脉冲宽度调制。另外模块 4 有额外的看门狗定时器模式。

高级定时器是一个包含三个定时器 Timer4/5/6。Timer4/5/6 功能相同的高性能计数器，可用于计数产生不同形式的时钟波形，1 个定时器可以产生互补的一对 PWM 或者独立的 2 路 PWM 输出，可以捕获外界输入进行脉冲宽度或周期测量。

高级定时器基本的功能及特性如表所示：

波形模式	锯齿波、三角波
基本功能	● 递加、递减计数方向
	● 软件同步
	● 硬件同步
	● 缓存功能

	● 正交编码计数
	● 通用PWM输出
	● 保护机制
	● AOS关联动作
中断类型	计数比较匹配中断
	计数周期匹配中断
	死区时间错误中断
	短路监测中断

1.10 看门狗 WDT

WDT (Watch Dog Timer) 是一个可配置的 20 位定时器，在 MCU 异常的情况下提供复位；内建 10K 低速时钟输入作为计数器时钟。调试模式下，可选择暂停或继续运行；只有写入特定序列才能重启 WDT。

1.11 通用异步收发器 UART0~UART1

2 路通用异步收发器 (Universal Asynchronous Receiver/Transmitter)

通用 UART 基本功能：

- 半双工和全双工传输
- 8/9-Bit 传输数据长度
- 硬件奇偶校验
- 1Bit 停止位
- 四种不同传输模式
- 多机通讯
- 硬件地址识别

1.12 同步串行接口 SPI

同步串行接口 (Serial Peripheral Interface)，支持主从模式。

SPI 基本特性：

- 通过编程可以配置为主机或者从机
- 四线传输方式，全双工通信
- 主机模式 7 种波特率可配置

- 主机模式最大波特率为 1/2 PCLK
- 从机模式最大波特率为 1/4 PCLK
- 可配置的串行时钟极性和相位
- 支持中断
- 8 位数据传输，先传输高位后低位

1.13 I2C 总线

1 路 I2C，采用串行同步时钟，可实现设备之间以不同的速率传输数据。

I2C 基本特性：

- 支持主机发送/接收，从机发送/接收四种工作模式
- 支持标准(100Kbps) / 快速(400Kbps) / 高速(1Mbps) 三种工作速率
- 支持 7 位寻址功能
- 支持噪声过滤功能
- 支持广播地址
- 支持中断状态查询功能

1.14 蜂鸣器 Buzzer

3 个基本定时器功能复用输出为 Buzzer 提供可编程驱动频率。该蜂鸣器端口可提供 12mA 的 sink 电流，互补输出，不需要额外的三极管。

1.15 时钟校准电路

内建时钟校准电路，可以通过外部精准的晶振时钟校准内部 RC 时钟，亦可使用内部 RC 时钟去检验外部晶振时钟是否工作正常。

时钟校准基本特性：

- 校准模式
- 监测模式
- 32 位参考时钟计数器可加载初值
- 32 位待校准时钟计数器可配置溢出值
- 6 种参考时钟源

- 4 种待校准时钟源
- 支持中断方式

1.16 唯一 ID 号

每颗芯片出厂前具备唯一的 10 字节设备标识号，包括 wafer lot 信息，以及芯片坐标信息等。ID 地址 0x0010_0E74-0x0010_0E7F

1.17 硬件循环冗余校验码 CRC16

符合 ISO/IEC13239 中给出的多项式 $F(x) = X^{16} + X^{12} + X^5 + 1$ 。

1.18 12 Bit SARADC

单调不失码的 12 位逐次逼近型模数转换器，在 24MHz ADC 时钟下工作时，采样率达到 1Msps。参考电压可选择片内精准电压（1.5V 或 2.5V）或从外部输入或电源电压。12 个输入通道，包括 9 路外部引脚输入、1 路内部温度传感器电压、1 路 1/3 电源电压、1 路内建 BGR 1.2V 电压。内建可配置的输入信号放大器以检测弱信号。

SAR ADC 基本特性：

- 12 位转换精度；
- 1Msps 转换速度；
- 12 个输入通道，包括 8 路外部管脚输入、1 路内部温度传感器电压、1 路 1/3 AVCC 电压、1 路内建 BGR 1.2V 电压、3 路 OPA 输出；
- 4 种参考源：AVCC 电压、ExRef 引脚、内置 1.5V 参考电压、内置 2.5V 参考电压；
- ADC 的电压输入范围：0~Vref；
- 3 种转换模式：单次转换、顺序扫描连续转换、连续转换累加；
- 输入通道电压阈值监测；
- 软件可配置 ADC 的转换速率；
- 内置信号放大器，可转换高阻信号；
- 支持片内外设自动触发 ADC 转换，有效降低芯片功耗并提高转换的实时性。

1.19 电压比较器 VC

芯片引脚电压监测/比较电路。8 个可配置的正/负外部输入通道；5 个内部输入通道，包括 1 路内部温度传感器电压、1 路内建 BGR 2.5V 参考电压、1 路内建 BGR 1.2V 电压、1 路 64 阶电阻分压。VC 输出可供基本定时器、高级定时器与可编程计数阵列 PCA 捕获、门控、外部计数时钟使用。可根据上升/下降边沿产生异步中断，从低功耗模式下唤醒 MCU。可配置的软件防抖功能。

1.20 低电压检测器 LVD

对芯片电源电压或芯片引脚电压进行检测。16 档电压监测值（1.8~3.3V）。可根据上升/下降边沿产生异步中断或复位。具有硬件迟滞电路和可配置的软件防抖功能。

LVD 基本特性：

- 4 路监测源，AVCC、PC13、PB08、PB07；
- 16 阶阈值电压，1.8~3.3V 可选；
- 8 种触发条件，高电平、上升沿、下降沿组合；
- 2 种触发结果，复位、中断；
- 8 阶滤波配置，防止误触发；
- 具备迟滞功能，强力抗干扰。

1.21 嵌入式调试系统

嵌入式调试解决方案，提供全功能的实时调试器，配合标准成熟的 Keil/IAR 等调试开发软件。支持 4 个硬断点以及多个软断点。

1.22 编程模式

支持一种编程模式：离线编程。

支持两种编程协议：ISP 协议、SWD 协议。

ISP 协议编程接口：P35、P36 或 P27、P31。

SWD 协议编程接口：P27、P31。

当芯片在复位完成后的数毫秒时间窗口内收到 ISP 编程指令，芯片工作于 ISP 编程模

式，可使用编程器对 FLASH 进行编程。

当芯片在复位完成后的数毫秒时间窗口内**没有收到 ISP** 编程指令，芯片工作于用户模式，芯片执行 FLASH 内的程序代码。


1.23 高安全性

加密型嵌入式调试解决方案，提供全功能的实时调试器。

2 引脚配置及功能


2.1 引脚配置图

HC32F005C6UA / HC32F003C4UA




注: Exposed Thermal Pad 需要连接到 DVSS。


HC32F005C6PA / HC32F003C4PA / HC32F005C6PB / HC32F003C4PB



HC32F005C6PA / HC32F003C4PA



HC32F005D6UA



注: Exposed Thermal Pad 需要连接到 DVSS。

图 2-1 封装示意图

2.2 引脚功能说明

Pin No.	Pin No.	Pin No.	Pin No.	Pin Name	Pin Type	Description
QFN20	QFN24	TSSOP20	SOP20			
1	4	4	4	RESETB P00	RESETB	复位输入端口，低有效，芯片复位
					GPIO	P00 数字输入
2	5	5	5	P01	GPIO	P01 通用数字输入/输出引脚
					UART0_RXD	UART0 RXD
					I2C_SDA	I2C 数据
					UART1_TXD	UART1 TXD
					TIM0_TOG	Timer0 翻转输出
					TIM5_CHB	Timer5 捕获输入/比较输出B
					SPI_SCK	SPI 时钟
					TIM2_EXT	Timer2 外部时钟
					AIN7/VC7	模拟输入
					XTHI	外部 XTH 晶振时钟输入
3	6	6	6	P02	GPIO	P02 通用数字输入/输出引脚
					UART0_TXD	UART0 TXD
					I2C_SCL	I2C 时钟
					UART1_RXD	UART1 RXD
					TIM0_TOGN	Timer0 翻转反相输出
					TIM6_CHA	Timer6 捕获输入/比较输出A
					SPI_CS	SPI CS
					TIM2_GATE	Timer2 门控
					AIN8	模拟输入
					XTHO	外部 XTH 晶振时钟 输出
4	7	7	7	VSS	GND	芯片地
5	8	8	8	VCAP	Power	LDO 内核供电输出（仅限内部电路使用，连接4.7uF的电容）
6	9	9	9	VCC	Power	芯片电源 1.8~5.5V
	10					
	11					
7	12	10	10	P03	GPIO	P03 通用数字输入/输出引脚
					PCA_CH3	PCA 捕获输入/比较输出3
					SPI_CS	SPI CS
					TIM6_CHB	Timer6 捕获输入/比较输出B
					PCA_ECI	PCA 外部时钟输入
					VC0_OUT	VC0 输出
					LVDIN1	模拟输入
8	13	11	11	P15	GPIO	P15 通用数字输入/输出引脚

					I2C_SDA	I2C 数据
					TIM2_TOG	Timer2 翻转输出
					TIM4_CHB	Timer4 捕获输入/比较输出B
					SPI_SCK	SPI 时钟
					UART0_RXD	UART0 RXD
					LVD_OUT	LVD 输出
					/	/
9	14	12	12	P14	GPIO	P14 通用数字输入/输出引脚
					I2C_SCL	I2C 时钟
					TIM2_TOGN	Timer2 翻转反相输出
					ECI	PCA 外部时钟输入
					ADC_RDY	ADC ready
					SPI_CS	SPI CS
					UART0_TXD	UART0 TXD
10	15	13	13	P23	/	/
					GPIO	P23 通用数字输入/输出引脚
					TIM6_CHA	Timer6 捕获输入/比较输出A
					TIM4_CHB	Timer4 捕获输入/比较输出B
					TIM4_CHA	Timer4 捕获输入/比较输出A
					PCA_CH0	PCA 捕获输入/比较输出0
					SPI_MISO	SPI 模块主机输入从机输出数据信号
11	16	14	14	P24	UART1_TXD	UART1 TXD
					IR_OUT	38K载波输出
					LVDIN2/VC0	模拟输入
					GPIO	P24 通用数字输入/输出引脚
					TIM4_CHB	Timer4 捕获输入/比较输出B
					TIM5_CHB	Timer5 捕获输入/比较输出B
					HCLK_OUT	HCLK 输出
12	17	15	15	P25	PCA_CH1	PCA 捕获输入/比较输出1
					SPI_MOSI	SPI 模块主机输出从机输入数据信号
					UART1_RXD	UART1 RXD
					VC1_OUT	VC1 输出
					AIN0	模拟输入
					GPIO	P25 通用数字输入/输出引脚
					SPI_SCK	SPI 时钟
					PCA_CH0	PCA 捕获输入/比较输出0
					TIM5_CHA	Timer5 捕获输入/比较输出A
					LVD_OUT	LVD 输出
					I2C_SDA	I2C 数据

					TIM1_GATE	Timer1 门控
					LVDIN3/VC1	模拟输入
13	18	16	16	P26	GPIO	P26 通用数字输入/输出引脚
					SPI_MOSI	SPI 模块主机输出从机输入数据信号
					TIM4_CHA	Timer4 捕获输入/比较输出A
					TIM5_CHB	Timer5 捕获输入/比较输出B
					PCA_CH2	PCA 捕获输入/比较输出2
					I2C_SCL	I2C 时钟
					TIM1_EXT	Timer1 部时钟输入
					AIN1	模拟输入
14	19	17	17	P27	GPIO	P27 通用数字输入/输出引脚
					SPI_MISO	SPI 模块主机输入从机输出数据信号
					TIM5_CHA	Timer5 捕获输入/比较输出A
					TIM6_CHA	Timer6 捕获输入/比较输出A
					PCA_CH3	PCA 捕获输入/比较输出3
					UART0_RXD	UART0 RXD
					RCH_OUT	RCH 振荡输出
					XTH_OUT	XTH 振荡输出
					SWDIO	SWDIO
15	20	18	18	P31	GPIO	P31 通用数字输入/输出引脚
					PCA_ECI	PCA 外部时钟
					PCLK_OUT	PCLK 输出
					VC0OUT	VC0 输出
					UART0_TXD	UART0 TXD
					RCL_OUT	RCL 振荡输出
					HCLK_OUT	HCLK 输出
					SWCLK	SWCLK
	21					
	22					
16	23	19	19	P32	GPIO	P32 通用数字输入/输出引脚
					PCA_CH2	PCA 捕获输入/比较输出2
					TIM6_CHB	Timer6 捕获输入/比较输出B
					VC1OUT	VC1 输出
					UART1_TXD	UART1 TXD
					PCA_CH4	PCA 捕获输入/比较输出4
					AIN2/VC2	模拟输入
17	24	20	20	P33	GPIO	P33 通用数字输入/输出引脚
					PCA_CH1	PCA 捕获输入/比较输出1
					TIM5_CHB	Timer5 捕获输入/比较输出B

					PCA_ECI	PCA 外部时钟
					UART1_RXD	UART1 RXD
					/	/
					TIM1_TOGN	Timer1 翻转反向输出
					AIN3/VC3	模拟输入
18	1	1	1	P34	GPIO	P34 通用数字输入/输出引脚
					PCA_CH0	PCA 捕获输入/比较输出0
					TIM5_CHA	Timer5 捕获输入/比较输出A
					TIM0_EXT	Timer0部时钟输入
					TIM4_CHA	Timer4 捕获输入/比较输出A
					TIM1_TOG	Timer1 翻转输出
					AIN4/VC4	模拟输入
19	2	2	2	P35	GPIO	P35 通用数字输入/输出引脚
					UART1_TXD	UART1 TXD
					TIM6_CHB	Timer6 捕获输入/比较输出B
					UART0_TXD	UART0 TXD
					TIM0_GATE	Timer0 门控
					TIM4_CHB	Timer4 捕获输入/比较输出B
					SPI_MISO	SPI 模块主机输入从机输出数据信号
					I2C_SDA	I2C 数据
					AIN5/VC5	模拟输入
20	3	3	3	P36	GPIO	P36 通用数字输入/输出引脚
					UART1_RXD	UART1 RXD
					TIM6_CHA	Timer6 捕获输入/比较输出A
					UART0_RXD	UART0 RXD
					PCA_CH4	PCA 捕获输入/比较输出4
					TIM5_CHA	Timer5 捕获输入/比较输出A
					SPI_MOSI	SPI 模块主机输出从机输入数据信号
					I2C_SCL	I2C 时钟
					AIN6/VC6/ AVREF	模拟输入

2.3 模块信号说明

模块	引脚名称	描述	引脚
电源	DVCC	数字电源	
	AVCC	模拟电源，在芯片内部与 DVCC 连接	
	DVSS	数字地	
	AVSS	模拟地，在芯片内部与 DVSS 连接	
	VCAP	LDO 内核供电输出（仅限内部电路使用，需外接不小于 4.7uF 的去耦电容）	
ADC	AIN0	ADC 输入通道 0	
	AIN1	ADC 输入通道 1	
	AIN2	ADC 输入通道 2	
	AIN3	ADC 输入通道 3	
	AIN4	ADC 输入通道 4	
	AIN5	ADC 输入通道 5	
	AIN6	ADC 输入通道 6	
	AIN7	ADC 输入通道 7	
	AIN8	ADC 输入通道 8	
	ADC_VREF	ADC 外部参考电压	
	ADC_RDY	ADC Ready 输出信号	
VC	VCIN0	VC 输入 0	
	VCIN1	VC 输入 1	
	VCIN2	VC 输入 2	
	VCIN3	VC 输入 3	
	VCIN4	VC 输入 4	
	VCIN5	VC 输入 5	
	VCIN6	VC 输入 6	
	VCIN7	VC 输入 7	

	VC0_OUT	VC0 比较输出
	VC1_OUT	VC1 比较输出
LVD	LVDIN1	电压侦测输入 1
	LVDIN2	电压侦测输入 2
	LVDIN3	电压侦测输入 3
	LVD_OUT	电压侦测输出
UART	UART0_TXD	UART0 数据发送端
	UART0_RXD	UART0 数据接收端
	UART1_TXD	UART1 数据发送端
	UART1_RXD	UART1 数据接收端
SPI	SPI_MISO	SPI 模块主机输入从机输出数据信号
	SPI_MOSI	SPI 模块主机输出从机输入数据信号
	SPI_SCK	SPI 模块时钟信号
	SPI_CS	SPI CS
I2C	I2C_SDA	I2C 模块数据信号
	I2C_SCL	I2C 模块时钟信号
Base Timer	TIM0_TOG	Timer0 的翻转输出信号
	TIM0_TOGN	Timer0 的翻转输出反向信号
	TIM0_EXT	Timer0 的外部计数输入信号
	TIM0_GATE	Timer0 的门控信号
	TIM1_TOG	Timer1 的翻转输出信号
	TIM1_TOGN	Timer1 的翻转输出反向信号
	TIM1_EXT	Timer1 的外部计数输入信号
	TIM1_GATE	Timer1 的门控信号
	TIM2_TOG	Timer2 的翻转输出信号
	TIM2_TOGN	Timer2 的翻转输出反向信号
	TIM2_EXT	Timer2 的外部计数输入信号

	TIM2_GATE	Timer2 的门控信号	
PCA	PCA_ECI	外部时钟输入信号	
	PCA_CH0	捕获输入/比较输出/PWM 输出 0	
	PCA_CH1	捕获输入/比较输出/PWM 输出 1	
	PCA_CH2	捕获输入/比较输出/PWM 输出 2	
	PCA_CH3	捕获输入/比较输出/PWM 输出 3	
	PCA_CH4	捕获输入/比较输出/PWM 输出 4	
Advanced Timer	TIM4_CHA	Advanced Timer4 比较输出/捕获输入端 A	
	TIM4_CHB	Advanced Timer4 比较输出/捕获输入端 B	
	TIM5_CHA	Advanced Timer5 比较输出/捕获输入端 A	
	TIM5_CHB	Advanced Timer5 比较输出/捕获输入端 B	
	TIM6_CHA	Advanced Timer6 比较输出/捕获输入端 A	
	TIM6_CHB	Advanced Timer6 比较输出/捕获输入端 B	
	P00-P36	Advanced Timer 外部触发输入端，内部寄存器配置	

封装				模拟		数字							
				PxADS=1		PxADS=0							
TSSOP 20	SOP 20	QFN24	QFN20			Px_sel=0	Px_sel=1	Px_sel=2	Px_sel=3	Px_sel=4	Px_sel=5	Px_sel=6	Px_sel=7
1	1	1	18	AIN4	VCIN4	P34	PCA_CH0		TIM5_CHA	TIM0_EXT	TIM4_CHA		TIM1_TOG
2	2	2	19	AIN5	VCIN5	P35	UART1_TXD	TIM6_CHB	UART0_TXD	TIM0_GATE	TIM4_CHB	SPI_MISO	I2C_SDA
3	3	3	20	AIN6 ADC_V REF	VCIN6	P36	UART1_RXD	TIM6_CHA	UART0_RXD	PCA_CH4	TIM5_CHA	SPI_MOSI	I2C_SCL
4	4	4	1			P00 Reset							
5	5	5	2	AIN7 XTHI	VCIN7	P01	UART0_RXD	I2C_SDA	UART1_TXD	TIM0_TOG	TIM5_CHB	SPI_SCK	TIM2_EXT
6	6	6	3	AIN8 XTHO		P02	UART0_TXD	I2C_SCL	UART1_RXD	TIM0_TOGN	TIM6_CHA	SPI_CS	TIM2_GATE
7	7	7	4			VSS							
8	8	8	5			VCAP							
9	9	9	6			VCC							
		10											
		11											
10	10	12	7	LVDIN 1		P03	PCA_CH3	SPI_CS	TIM6_CHB			PCA_ECI	VC0_OUT
11	11	13	8			P15	I2C_SDA	TIM2_TOG	TIM4_CHB		SPI_SCK	UART0_RXD	LVD_OUT
12	12	14	9			P14	I2C_SCL	TIM2_TOGN	PCA_ECI	ADC_RDY	SPI_CS	UART0_TXD	NC
13	13	15	10	LVDIN 2	VCIN0	P23	TIM6_CHA	TIM4_CHB	TIM4_CHA	PCA_CH0	SPI_MISO	UART1_TXD	IR_OUT
14	14	16	11	AIN0		P24	TIM4_CHB	TIM5_CHB	HCLK_OUT	PCA_CH1	SPI_MOSI	UART1_RXD	VC1_OUT
15	15	17	12	LVDIN 3	VCIN1	P25	SPI_SCK	PCA_CH0	TIM5_CHA	LVD_OUT		I2C_SDA	TIM1_GATE
16	16	18	13	AIN1		P26	SPI_MOSI	TIM4_CHA	TIM5_CHB	PCA_CH2		I2C_SCL	TIM1_EXT
17	17	19	14			P27 SWDIO	SPI_MISO	TIM5_CHA	TIM6_CHA	PCA_CH3	UART0_RXD	RCH_OUT	XTH_OUT
18	18	20	15			P31 SWCLK		PCA_ECI	PCLK_OUT	VC0_OUT	UART0_TXD	RCL_OUT	HCLK_OUT
		21											
		22											
19	19	23	16	AIN2	VCIN2	P32		PCA_CH2	TIM6_CHB	VC1_OUT	UART1_TXD	PCA_CH4	
20	20	24	17	AIN3	VCIN3	P33		PCA_CH1	TIM5_CHB	PCA_ECI	UART1_RXD		TIM1_TOGN
图示				Base Timer			ADVTimer	PCA	UART	SPI	I2C	Other	

表 1-1

Note :1) IO 端口复位为输入高阻状态，休眠模式和深度休眠模式保持之前的端口状态。

3 系统结构

3.1 概述

本产品系统由以下部分组成：

- 1 个 AHB 总线 Master:

- Cortex-M0+

- 4 个 AHB 总线 Slaves:

- FLASH 存储器

- SRAM 存储器

- AHB0, AHB to APB Bridge, 包含所有 APB 接口外设

- AHB1, 包含所有 AHB 接口外设

整个系统总线结构采用多层次 AHB-lite 总线互连实现。如下图所示：





图 3-1 系统架构示意图

3.2 系统地址划分

整个系统的地址区域划分，如下图所示：






图 3-2 地址区域划分示意图

3.3 存储器和模块地址分配

Boundary Address	Size	Memory Area	Description
0x0000_0000 – 0x0000_7FFF	32KByte	FLASH Memory	
0x0000_8000 – 0x0010_0BFF	-	Reserved	
0x0010_0C00 – 0x0010_0C3B	60Byte	Trim Data	
0x0010_0C3C – 0x0010_0E6F	-	Reserved	
0x0010_0E70 – 0x0010_0E7F	16Byte	UID	
0x0010_0E80 – 0x1FFF_FFFF	-	Reserved	
0x2000_0000 – 0x2000_0FFF	4KByte	SRAM Memory	
0x2000_1000 – 0x3FFF_FFFF	-	Reserved	
0x4000_0000 – 0x4000_00FF	256Byte	UART0	
0x4000_0100 – 0x4000_01FF	256Byte	UART1	
0x4000_0200 – 0x4000_02FF	-	Reserved	
0x4000_0300 – 0x4000_03FF	-	Reserved	
0x4000_0400 – 0x4000_07FF	1KByte	I2C	
0x4000_0800 – 0x4000_0BFF	1KByte	SPI	
0x4000_0C00 – 0x4000_0FFF	1KByte	Timer0/1/2/WDT	
0x4000_1000 – 0x4000_13FF	1KByte	PCA	
0x4000_1400 – 0x4000_17FF	-	Reserved	
0x4000_1800 – 0x4000_1BFF	1KByte	CLKTRIM	
0x4000_1C00 – 0x4000_1FFF	-	Reserved	
0x4000_2000 – 0x4000_23FF	1KByte	SYSTEMCTRL	
0x4000_2400 – 0x4000_27FF	1KByte	ANALOGCTRL	
0x4000_2800 – 0x4000_2FFF	-	Reserved	
0x4000_3000 – 0x4000_33FF	1KByte	Timer4	
0x4000_3400 – 0x4000_37FF	1KByte	Timer5	
0x4000_3800 – 0x4000_3BFF	1KByte	Timer6	
0x4000_3C00 - 0x4001_FFFF	-	Reserved	
0x4002_0000 - 0x4002_03FF	1KByte	FLASH CTRL	
0x4002_0400 - 0x4002_07FF	1KByte	RAM CTRL	
0x4002_0800 - 0x4002_08FF	256Byte	Reserved	
0x4002_0900 - 0x4002_0BFF	768Byte	CRC	
0x4002_0C00 - 0x4002_0FFF	1KByte	PORT CTRL	

4 工作模式

本产品的电源管理模块负责管理本产品各种工作模式之间的切换，以及控制各工作模式下的各功能模块的工作状态。本产品的工作电压（VCC）为 1.8~5.5V。

本产品有如下几个工作模式：

- （1）运行模式：CPU 运行，周边功能模块运行。
- （2）休眠模式：CPU 停止运行，周边功能模块运行。
- （3）深度休眠模式：CPU 停止运行，高速时钟停止运行。

从运行模式，通过执行软件程序，可进入其他低功耗模式。从其他各种低功耗模式，通过中断触发，可回到运行模式。




图 4-1 控制模式框图

在各模式下，CPU 可响应所有的中断类型。

中断向量编号	中断来源	运行模式	休眠模式	深度休眠模式
[0]	GPIO_P0	√	√	√
[1]	GPIO_P1	√	√	√
[2]	GPIO_P2	√	√	√
[3]	GPIO_P3	√	√	√
[6]	UART0	√	√	
[7]	UART1	√	√	
[10]	SPI	√	√	
[12]	I2C	√	√	
[14]	Timer0	√	√	

[15]	Timer1	√	√	
[16]	Timer2	√	√	
[18]	Timer4	√	√	
[19]	Timer5	√	√	
[20]	Timer6	√	√	
[21]	PCA	√	√	
[22]	WDT	√	√	√
[24]	ADC	√	√	
[26]	VC0	√	√	√
[27]	VC1	√	√	√
[28]	LVD	√	√	√
[30]	RAM FLASH	√	√	
[31]	CLKTRIM	√	√	√

在各模式下，本产品可响应所有的复位类型。

	复位源	运行模式	休眠模式	深度休眠模式
[0]	上电掉电复位 POR	√	√	√
[1]	外部 Reset Pin 复位	√	√	√
[2]	LVD 复位	√	√	√
[3]	WDT 复位	√	√	√
[4]	PCA 复位	√	√	
[5]	Cortex-M0+ LOCKUP 硬件复位	√		
[6]	Cortex-M0+ SYSRESETREQ 软件 复位	√		

4.1 运行模式

本产品运行模式（Active Mode）：

在系统在电源上电复位后，或从各低功耗唤醒后，微控制器 MCU 处于运行状态。当 CPU 不需继续运行时，可以利用多种低功耗模式来节能，例如等待某个外部事件时。用户需要根据最低能耗、最快速启动时间、可用的唤醒源等条件，选定一个最佳的低功耗模式。

运行模式(Active Mode)		
Cortex-M0+	SWD	XTH
FLASH	UART0-1	RCH
RAM	SPI	ADC
TIM0-2	I2C	RESET
TIM4-6	CRC	POR/BOR
PCA	RCL	LVD
GPIO	WDT OSC	VC
		CLKTRIM
		WDT

表 4-1 运行模式下可运行模块图

几种降低运行模式下芯片功耗的方法：

- 1) 在运行模式下，通过对预分频寄存器（SYSCLK0.AHB_CLK_DIV, SYSCLK0.APB_CLK_DIV）进行编程，可以降低任意一个系统时钟(HCLK, PCLK)的速度。进入休眠模式前，也可以利用预分频器来降低外设的时钟。
- 2) 在运行模式下，关闭不使用外设的时钟（PERI_CLKx）来减少功耗。
- 3) 在运行模式下，关闭不使用外设的时钟（PERI_CLKx）来减少功耗，并让系统进入休眠模式下更多地减少功耗，并在执行 WFI 指令前关闭不使用外设的时钟（PERI_CLKx）。
- 4) 使用低功耗模式代替休眠模式，因为本产品的唤醒时间极短（~4uS），亦可满足系统的实时响应的需求。

4.2 休眠模式

本产品休眠模式（Sleep Mode）

使用 WFI 指令可以进入休眠模式，休眠模式下，CPU 停止运行，但时钟模块，系统时钟，NVIC 中断处理以及周边的功能模块仍都可以工作。

系统进入休眠状态，不会改变端口状态，在进入休眠前根据需要更改 IO 的状态为休眠下的状态。

如何进入休眠模式：

通过执行 WFI 指令进入休眠状态。根据 Cortex™-M0+ 系统控制寄存器中的 SLEEPONEXIT 位的值，有两种选项可用于选择休眠模式进入机制：

SLEEP-NOW: 如果 SLEEPONEXIT 位被清除，当 WFI 或 WFE 被执行时，微控制器立即进入休眠模式。

SLEEP-ON-EXIT: 如果 SLEEPONEXIT 位被置位，系统从最低优先级的中断处理程序中退出时，微控制器就立即进入休眠模式。

如何退出休眠模式：

如果执行 WFI 指令进入休眠模式，任意一个高优先级嵌套向量中断控制器响应的外设中断都能将系统从休眠模式唤醒。

使用注意：

- SLEEP-ON-EXIT 该位置 1，执行完中断自动进入 sleep，程序不需要写 __wfi()；
- SLEEP-ON-EXIT 该位清 0，main() 执行 __wfi() 后进入 sleeping，中断触发且执行完中断程序返回 main() 后，执行 WFI 指令后进入 sleeping。等待后续中断触发。
- SLEEP-ON-EXIT 位不影响 __wfi() 指令的执行。SLEEP-ON-EXIT =0: main() 执行 wfi() 后进入 sleeping，中断触发且执行完中断程序返回 main() 后，继续往下执行；
- 若在中断中进入 sleep，只有优先级高于此中断的中断才能唤醒，先执行高优先级，再执行低优先级；优先级低于或等于此中断的中断不能唤醒。

休眠模式(Sleep Mode)		
Cortex-M0+	SWD	XTH
FLASH	UART0-1	RCH
RAM	SPI	ADC
TIM0-2	I2C	RESET
TIM4-6	CRC	POR/BOR
PCA	RCL	LVD
GPIO	WDT OSC	VC
		CLKTRIM
		WDT

灰色的模块在当前状态下不工作。

表 4-2 休眠模式下可运行模块图

4.3 深度休眠模式

本产品深度休眠模式（Deep Sleep Mode）

使用 SLEEPDEEP 配合 WFI 指令可以进入深度休眠模式，在深度休眠模式下，CPU 停止运行，高速时钟关闭，低速时钟可配置是否运行，部分低功耗的周边模块可配置是否允许，NVIC 中断处理仍可以工作。

- 系统从高速时钟进入深度休眠模式，高速时钟自动关闭，低速时钟保持进入深度休眠前的状态。
- 系统从低速时钟进入深度休眠模式，由于低速时钟不会自动关闭，保持运行，进入休眠模式。只有 ARM Cortex-M0+ 不运行，其他模块都运行。
- 系统时钟切换时，所有时钟都不会自动关闭，需要根据功耗及系统需求软件关闭打开相应的时钟。
- 系统进入深度休眠状态，不会改变端口状态，在进入休眠前根据需要更改 IO 的状态为休眠下的状态。

如何进入深度休眠模式：

首先设置 Cortex-M0+ 系统控制寄存器中的 SLEEPDEEP 位，通过执行 WFI 指令进入休眠状态。根据 Cortex™-M0+ 系统控制寄存器中的 SLEEPONEXIT 位的值，有两种选项可用于选择深度休眠模式进入机制：

SLEEP-NOW: 如果 SLEEPONEXIT 位被清除，当 WFI 或 WFE 被执行时，微控制器立即进入休眠模式。

SLEEP-ON-EXIT: 如果 SLEEPONEXIT 位被置位，系统从最低优先级的中断处理程序中退出时，微控制器就立即进入休眠模式。

如何退出深度休眠模式：

如果执行 WFI 指令进入休眠模式，任意一个被嵌套向量中断控制器响应的外设中断（Deep Sleep 下可运行的 周边模块中断）都能将系统从休眠模式唤醒。

唤醒设置参考 4.4 中断唤醒控制 WIC

深度休眠模式(Deep Sleep Mode)		
Cortex-M0+	SWD	XTH
FLASH	UART0-1	RCH
RAM	SPI	ADC
TIM0-2	I2C	RESET
TIM4-6	CRC	POR/BOR
PCA	RCL	LVD
GPIO	WDT OSC	VC
		CLKTRIM
		WDT

灰色的模块在当前状态下不工作

表 4-3 深度休眠模式下可运行模块图

系统控制寄存器(Cortex-M0+ 内核系统控制寄存器)

地址: 0xE000ED10

复位值: 0x0000 0000

位	标记	功能描述	读写
31:5	RESERVED	保留	
4	SEVONPEND	设置为1时，每次新的中断挂起都会产生一个事件，如果使用了WFE 休眠，它可用于唤醒处理器	RW
3	RESERVED	保留	
2	SLEEPDEEP	设置为1时，执行 WFI 进入深度休眠，本产品进入 Deep sleep 模式 设置为0时，执行 WFI 进入休眠，本产品进入 sleep/Idle 模式	RW
1	SLEEPONEXIT	设置为1时，当退出异常处理并返回程序线程时，处理器自动进入休眠模式(WFI) 设置为0时，该特性就会被自动禁止	RW
0	RESERVED	保留	

进入深度休眠后，唤醒后系统时钟有两种选择，默认使用进入深度休眠的时钟，配置寄存器 SYSCTRL0.wakeup_byRCH 为 1 后不管进入深度休眠前是什么时钟，唤醒后都使用内部高速时钟 RCH。如果使用外部晶体振荡这样设置可以加速唤醒系统。

5 系统控制器（SYSCTRL）

5.1 时钟源介绍

时钟控制模块主要控制系统时钟以及外设时钟，可以配置不同的时钟源作为系统时钟、可以配置不同的系统时钟分频、可以启动或禁用外设时钟。另外为了确保振荡器精度，内部时钟均具有校准功能。

本产品支持以下三个不同的时钟源作为系统时钟：

- 内部高速 RC 时钟 RCH（输出频率为 4~24MHz）
- 内部低速 RC 时钟 RCL（38.4K 与 32.768K 可配置）
- 外部高速晶振时钟 XTH

注意：

- 切换系统时钟的时钟源时，请严格按照操作步骤进行切换，详见 4.2 章节。
- XTH 可以不接晶振，直接从 P01 管脚输入 4~32MHz 的时钟信号。

本产品还包含以下两个辅助时钟：

- 内部低速 10K 时钟：仅供看门狗和 CLKTRIM 模块使用。
- 内部 150K 时钟：仅供 LVD 和 VC 模块使用。

下图为本产品的时钟架构：




图 5-1 时钟控制模块框图

5.1.1 内部高速 RC 时钟 RCH

芯片上电或复位后的默认时钟源为频率为 4MHz 的内部高速时钟；当系统进入 Deep Sleep，此高速时钟会自动关闭。

更改寄存器 RCH_CR[10:0]的数值即可调整 RCH 的输出频率。寄存器数值每增加 1 则 RCH 的输出频率增加约 0.2%，总调整范围为 4~24MHz。

出厂时已预调好的 5 个频率 4MHz、8MHz、16MHz、22.12MHz、24MHz；如需其它频率请手动调整该寄存器的数值。

更改 RCH 输出频率需要按照特定的更改时序，详见系统时钟切换章节。

内部高速时钟从启动到稳定仅需 4uS。为了在深度休眠模式下能快速响应中断，建议进入深度休眠模式前将系统时钟切换为 RCH。

5.1.2 内部低速 RC 时钟 RCL

内部低速时钟可以通过寄存器 RCL_CR[9:0]来选择其输出频率，可供选择的频率为 38.4KHz、32.768KHz。当系统进入 Deep Sleep，此低速时钟不会自动关闭，超低功耗外设模块可以选择 RCL 作为其时钟。

5.1.3 外部高速晶振时钟 XTH

外部高速晶振时钟需外接一个 4~32MHz 的高速晶振。当系统进入 Deep Sleep，此高速时钟会自动关闭。

XTH 也可以不接晶振，直接从 P01 管脚输入 4MHz ~32MHz 的时钟信号。从 P01 输入时钟信号的方法为：配置 P01 引脚为 GPIO 输入；设置 SYSCTRL1.EXTH_EN 为 1；设置 SYSCTRL0.XTH_EN 为 1。

注意：

- 晶体及其匹配电容需符合 26.3.7 中**高速外部时钟 XTH**的相关要求。

5.1.4 时钟启动过程

上述三种时钟源都需要启动稳定时间，下图以外部 XTH 为例说明时钟的启动稳定过程。




图 5-2 晶振时钟启动示意图

5.2 系统时钟切换

系统时钟的时钟源可通过 `SYSCTRL0[5:4]` 在 `RCH`、`RCL`、`XTH` 之间进行切换。时钟切换操作必须按照标准的时钟切换流程进行，否则可能出现异常。如果新的时钟源的频率大于 24MHz，则需要设置 `FLASH_CR.WAIT` 为 1。

注：改写 `FLASH_CR.WAIT` 的值，需要先向 `FLASH_BYPASS` 寄存器依次写入 `0x5A5A`、`0xA5A5` 然后再对 `FLASH_CR.WAIT` 进行赋值，详见 `FLASH` 控制器章节。

5.2.1 标准的时钟切换流程

操作流程如下：

Step1：如新时钟源需要外部引脚，则将该引脚设置为适当的模式。

注：接外部晶振时需要模拟引脚；接外部时钟输入时需要 `GPIO` 输入并使能外部时钟输入。

Step2：配置新时钟源的振荡参数。

Step3：使能新时钟源的振荡器。

Step4：根据当前时钟源和新时钟源两者中较高的频率，按 `Flash` 控制器章节流程配置 `FLASH_CR.WAIT`。

Step5：等待新时钟源输出稳定的频率。

Step6：配置 `SYSCTRL0.Clk_sw4_sel`，选择系统时钟的来源为新时钟源。

Step7：根据新时钟源的频率，按 `Flash` 控制器章节流程配置 `FLASH_CR.WAIT`。

Step8：关闭不再使用的时钟源。

5.2.2 从 `RCH` 切换到 `XTH` 示例

操作流程如下：

Step1：设置 `P0ADS.P0ADS1` 及 `P0ADS.P0ADS1` 为 1，配置 `P01/P02` 引脚为模拟端口。

Step2：根据晶振特性，配置 `XTH_CR.Driver`。

Step3：设置 `XTH_CR.Startup` 为 3，选择最长的晶振稳定时间。

Step4：向 `SYSCTRL2` 寄存器依次写入 `0x5A5A`、`0xA5A5`，使能寄存器改写。

Step5：设置 `SYSCTRL0.XTH_EN` 为 1，使能晶振振荡电路。

Step6：根据晶振频率，配置 `FLASH_CR.WAIT`。

Step7: 查询等待 XTH_CR. Stable 标志变为 1 后，软件延时 10ms 以上，晶振输出稳定时钟。

Step8: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step9: 设置 SYSCTRL0. Clk_sw4_sel 为 1，将系统时钟切换为 XTH。

Step10: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step11: 设置 SYSCTRL0. RCH_EN 为 0，关闭 RCH 振荡器。

下图为时钟切换时序图：




图 5-3 时钟切换示意图

5.2.3 从 RCL 切换到 XTH 示例

操作流程如下：

Step1: 设置 P0ADS. P0ADS1 及 P0ADS. P0ADS1 为 1，配置 P01/P02 引脚为模拟端口。

Step2: 根据晶振特性，配置 XTH_CR.Driver。

Step3: 设置 XTH_CR. Startup 为 3，选择最长的晶振稳定时间。

Step4: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step5: 设置 SYSCTRL0.XTH_EN 为 1, 使能晶振振荡电路。

Step6: 根据晶振频率, 配置 FLASH_CR.WAIT。

Step7: 查询等待 XTH_CR.Stable 标志变为 1 后, 软件延时 10ms 以上, 晶振输出稳定时钟。

Step8: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step9: 设置 SYSCTRL0.Clk_sw4_sel 为 1, 将系统时钟切换为 XTH。

Step10: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step11: 设置 SYSCTRL0.RCL_EN 为 0, 关闭 RCL 振荡器。

5.2.4 从 RCH 切换到 RCL 示例

操作流程如下:

Step1: 配置 RCL_CR.TRIM 及 RCL_CR.Startup。

Step2: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step3: 设置 SYSCTRL0.RCL_EN 为 1, 使能 RCL 振荡电路。

Step4: 查询等待 RCL_CR.Stable 标志变为 1, RCL 输出稳定时钟。

Step5: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step6: 设置 SYSCTRL0.Clk_sw4_sel 为 2, 将系统时钟切换为 RCL。

Step7: 如需关闭 RCH 振荡器, 则执行后续操作: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写; 设置 SYSCTRL0.RCH_EN 为 0, 关闭 RCH 振荡器。

5.2.5 从 RCL 切换到 RCH 示例

操作流程如下:

Step1: 配置 RCH_CR.TRIM。

Step2: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step3: 设置 SYSCTRL0.RCH_EN 为 1, 使能 RCH 振荡电路。

Step4: 查询等待 RCH_CR.Stable 标志变为 1, RCH 输出稳定时钟。

Step5: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step6: 设置 SYSCTRL0.Clk_sw4_sel 为 0, 将系统时钟切换为 RCH。

Step7: 如需关闭 RCL 振荡器, 则执行后续操作: 向 SYSCTRL2 寄存器依次写入 0x5A5A、

0xA5A5，使能寄存器改写；设置 SYSCTRL0.RCL_EN 为 0，关闭 RCL 振荡器。

5.2.6 RCH 不同振荡频率间切换

RCH 不同振荡频率间切换具有两种方案。

方案 1:

Step1: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step2: 设置 SYSCTRL0.HCLK_PRS 为 0x7。

Step3: 向上或向下逐级调整 RCH 的输出频率，4M -> 8M -> 16M -> 24M/22.12M 或 24M/22.12M -> 16M -> 8M -> 4M。

Step4: 向 SYSCTRL2 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step5: 设置 SYSCTRL0.HCLK_PRS 为 0x0。

从 4M 切换到 24M 的示例代码如下所示：

```
M0P_SystemCtrl->SYSCTRL2 = 0X5A5A;
M0P_SystemCtrl->SYSCTRL2 = 0XA5A5;
M0P_SystemCtrl->SYSCTRL0_f.HCLK_PRS = 7;
M0P_SystemCtrl->RCH_CR = *((uint16*)(0X00100C08)); //4M
M0P_SystemCtrl->RCH_CR = *((uint16*)(0X00100C06)); //8M
M0P_SystemCtrl->RCH_CR = *((uint16*)(0X00100C04)); //16M
M0P_SystemCtrl->RCH_CR = *((uint16*)(0X00100C00)); //24M
M0P_SystemCtrl->SYSCTRL2 = 0X5A5A;
M0P_SystemCtrl->SYSCTRL2 = 0XA5A5;
M0P_SystemCtrl->SYSCTRL0_f.HCLK_PRS = 0;
```

方案 2:

Step1: 将系统时钟切换为 RCL，参见 4.2.5 从 RCH 切换到 RCL 示例。

Step2: 更改 RCH_CR.TRIM 值，更改 RCH 振荡的频率。

Step3: 将系统时钟切换为 RCH，4.2.6 从 RCL 内部低速切换到 RCH 示例。

5.3 时钟校准模块

本产品内嵌时钟校准电路，如下图所示，系统时钟的三个源均可以相互校准，当选择好参考时钟以及被校准时钟后，设置寄存器 REFCNT 值，置位 cali.start 启动时钟校准电路，此时两个 32 位计数器（递增、递减）同时工作，当递减计数器等于 0 时，cali.finish 被置位，表明校准结束，此时软件可以读取 CALCNT 值，这样就很容易得到参考时钟与被校准时钟之间的频率关系。




图 5-4 时钟校准原理图

5.4 中断唤醒控制

当处理器执行 WFI 指令进入休眠状态时，会停止执行指令。在休眠状态下发生了中断请求（更高优先级）且需要处理时，处理器就会被唤醒。

休眠状态下的处理器收到中断请求时的行为如下表所示：

PRIMASK 状态	WFI 行为	唤醒	ISR 执行
0	IRQ 优先级>当前等级	Y	Y
0	IRQ 优先级 $\leq$ 当前等级	N	N
1	IRQ 优先级>当前等级	Y	N
1	IRQ 优先级 $\leq$ 当前等级	N	N

5.4.1 从深度休眠模式唤醒后执行中断服务程序的方法

1. 使能需要唤醒处理器的模块所对应的 NVIC
2. 使能需要唤醒处理器的模块所对应的中断
3. 设置 SCB->SCR.SLEEPDEEP 为 1
4. 执行 WFI 指令以进入深度休眠模式
5. 系统进入深度休眠模式等待中断唤醒，唤醒后执行中断服务程序

例程：

```
SCB_SCR |= 0x00000004u;
while(1)
{
    __asm("WFI");
}
```

5.4.2 从深度休眠模式唤醒后不执行中断服务程序的方法

1. 使能需要唤醒处理器的模块所对应的 NVIC
2. 使能需要唤醒处理器的模块所对应的中断
3. 设置 PRIMASK 为 1
4. 设置 SCB->SCR.SLEEPDEEP 为 1

5. 执行 WFI 指令以进入深度休眠模式
6. 系统进入深度休眠模式等待中断唤醒，唤醒后执行下一条指令
7. 清除中断标志，清除中断挂起状态

例程：

```
__asm("CPSID I");    //Set PRIMASK

SCB_SCR |= 0x00000004u;

while(1)
{
    __asm("WFI");

    BTIMERLP_REG->TFCR_f.TFC=0;    //Clear Int Flag

    NVIC_ClearPendingIRQ(BASE_TIMER3_IRQn); //Clear Pending Flag
}
```

5.4.3 使用退出休眠特性

退出休眠（sleep-on-exit）非常适合中断驱动的应用程序。当该特性使能时，只要完成异常处理并且返回到了线程模式，处理器就会进入休眠模式。利用退出休眠特性，处理器可以尽可能多的处于休眠模式。

Cortex-M0 利用退出休眠特性进入休眠，这种情况同执行完异常退出后立即执行 WFI 的效果差不多。不过，为了下次进入异常时，不用再进行压栈操作，处理器不会执行出栈的过程。

1. 使能需要唤醒处理器的模块所对应的 NVIC
2. 使能需要唤醒处理器的模块所对应的中断
3. 设置 SCB->SCR.SLEEPDEEP 为 1
4. 设置 SCB->SCR.SLEEPONEXIT 为 1
5. 执行 WFI 指令以进入深度休眠模式
6. 系统进入深度休眠模式等待中断唤醒，唤醒后执行中断服务子程序
7. 退出中断服务时自动进入休眠模式

例程:

```
SCB_SCR |= 0x00000004u;
SCB_SCR |= 0x00000002u;
while(1)
{
    __asm("WFI");
}
}
```

5.5 寄存器

基地址 0x40002000

寄存器	偏移地址	描述
SYSCTRL0	0x000	系统控制寄存器0
SYSCTRL1	0x004	系统控制寄存器1
SYSCTRL2	0x008	系统控制寄存器2
RCH_CR	0x00C	RCH 控制寄存器
XTH_CR	0x010	XTH 控制寄存器
RCL_CR	0x014	RCL 控制寄存器
/	0x018	/
PERI_CLKEN	0x020	外围模块时钟控制寄存器
SYSTICK_CR	0x034	Systick 时钟控制

表 5-1 系统控制寄存器表格

5.5.1 系统控制寄存器 0 (SYSCTRL0)

偏移地址: 0x000

复位值: 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Wakeup_ byRCH	Reserved				PCLK_PRS		HCLK_PRS			clk_sw4_sel		Reserved	RCL_ EN	XTH_ EN	RCH_ EN
R/W					R/W		R/W			R/W			R/W	R/W	R/W

位	标记	功能描述
31:16	Reserved	保留
15	wakeup_ byRCH	1: 从 Deep Sleep 唤醒后, system clock来源为RCH, 原时钟继续使能。 0: 从 Deep Sleep 唤醒后, 不改变system clock来源。
14:11	Reserved	保留
10:9	PCLK_PRS	PCLK分频选择 00: HCLK 01: HCLK/2 10: HCLK/4 11: HCLK/8
8:6	HCLK_PRS	HCLK分频选择 000: SystemClk 001: SystemClk/2 010: SystemClk/4 011: SystemClk/8 100: SystemClk/16 101: SystemClk/32 110: SystemClk/64 111: SystemClk/128
5:4	Clk_sw4_sel	系统时钟来源选择 00: 内部高速时钟 RCH 01: 外部高速晶振 XTH 10: 内部低速时钟 RCL
3	Reserved	
2	RCL_EN	内部低速时钟 RCL 使能控制 0: 关闭 1: 使能
1	XTH_EN	外部高速晶振 XTH 使能控制

		0: 关闭 1: 使能 注: 当系统进入DeepSleep, 此高速时钟会自动关闭。
0	RCH_EN	内部高速时钟 RCH 使能信号。 0: 关闭 1: 使能 注: 当系统进入DeepSleep, 此高速时钟会自动关闭。

注意:

- 每次改写 SYSCTRL0, SYSCTRL1 的值, 均需要先对 SYSCTRL2 依次写入 0x5A5、0xA5A5。这样的步骤可有效防止对 SYSCTRL0, SYSCTRL1 寄存器的误操作。

5.5.2 系统控制寄存器 1 (SYSCTRL1)

偏移地址: 0x004

复位值: 0x00000008

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							SWD_ UIO	RES_ UIO	LOCK _EN	Res.			EXTH _EN	Res	
							R/W	R/W	R/W				R/W		

位	标记	功能描述
31:9	Reserved	
8	SWD_ USE_IO	SWD 端口功能配置 0: SWD 端口 1: GPIO 端口
7	RESET_ USE_IO	RESET 端口功能配置 0: RESET 端口 1: GPIO 端口
6	LOCKUP_EN	Cortex-M0+ LockUp 功能配置 0: 关闭 1: 使能 注: 使能后, CPU读到无效指令时会复位MCU, 可增强系统可靠性。
5:2	Reserved	
1	EXTH_EN	外部 XTH 输入控制 1: XTH 输出时钟从 P01输入。 0: XTH 输出时钟由晶振产生。 注: 使用P01 输入时钟时, 需设置SYSCTRL0.XTH_EN为1。
0	Reserved	

5.5.3 系统控制寄存器 2 (SYSCTRL2)

偏移地址: 0x008

复位值: 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SYSCTRL2															
WO															

位	标记	功能描述
31:16	Reserved	
15:0	SYSCTRL2	寄存器 SYSCTL0, SYSCTRL1 保护系列控制寄存器, 对 SYSCTRL2 先写 0x5A5A, 再写 0xA5A5, 启动对于寄存器 SYSCTL0, SYSCTRL1 的写操作, 只要对寄存器 SYSCTL0, SYSCTRL1 写操作了, 这个保护位自动回复保护状态, 需要重新写入系列打开保护。

5.5.4 振荡 RCH 控制寄存器 (RCH_CR)

偏移地址: 0x00C

复位值: 0x00000126

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				Stable	TRIM										
				RO	R/W										

位	标记	功能描述
31:12	Reserved	
11	stable	内部高速时钟 RCH 稳定标志位。 1: 代表 RCH 已经稳定, 可以被内部电路使用。 0: 代表 RCH 未稳定, 不可以被内部电路使用。
10:0	TRIM	时钟频率调整, 更改该寄存器的数值即可调整RCH的输出频率。寄存器数值每增加1则RCH的输出频率增加约0.2%, 总调整范围为4~24MHz。 Flash中已保存了5组频率的校准值, 将Flash内的校准值读出并写入 RCH_CR.TRIM即可获得精准的频率。 24M校准值地址: 0x00100C00 - 0x00100C01 22.12M校准值地址: 0x00100C02 - 0x00100C03 16M校准值地址: 0x00100C04 - 0x00100C05 8M校准值地址: 0x00100C06 - 0x00100C07 4M校准值地址: 0x00100C08 - 0x00100C09 RCH输出频率更改需要按照特定的时序, 详见系统时钟切换4.2.7章节。

5.5.5 振荡 XTH 控制寄存器 (XTH_CR)

偏移地址: 0x010

复位值: 0x00000022

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									Stable	Startup	Driver				
									RO	R/W	R/W				

位	标记	功能描述
31:6	Reserved	
6	stable	外部高速时钟 XTH 稳定标志位。 1: 代表 XTH 已经稳定, 可以被内部电路使用。 0: 代表 XTH 未稳定, 不可以被内部电路使用。 注意: 为了增加系统可靠性, 在查询到该标志后, 需要软件延时10ms以上, 才可将系统时钟切换为XTH。
5:4	Startup	外部高速时钟 XTH 稳定时间选择 00: 256个周期; 01: 1024个周期; 10: 4096个周期; 11: 16384个周期; 注: 强烈建议将 XTH 的稳定时间设置为11。如果 XTH 稳定时间不足, 在进行时钟切换时或从深度休眠唤醒时, 系统不能稳定工作。
3:0	Driver	3:2 Freq 选择晶振的工作频率 11: 24M~32M 10: 16M~24M 01: 8M~16M 00: 4M~8M 1:0 Driver 选择晶振的驱动能力 11: 最强驱动能力 10: 默认驱动能力(推荐值) 01: 弱驱动能力 00: 最弱驱动能力 注: 需要根据晶振特性、负载电容以及电路板的寄生参数选择适当的驱动能力。驱动能力越大则功耗越大; 驱动能力越弱则功耗越小。

5.5.6 RCL 控制寄存器 (RCL_CR)

偏移地址: 0x014

复位值: 0x0000033Fh

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			Stable	Startup	TRIM										
			RO	R/W	R/W										

位	标记	功能描述
31:13	Reserved	
12	stable	内部低速时钟 RCL 稳定标志位。 1: 代表 RCL 已经稳定, 可以被内部电路使用。 0: 代表 RCL 未稳定, 不可以被内部电路使用。
11:10	Startup	内部低速时钟 RCL 稳定时间选择 11: 256个周期; 10: 64个周期; 01: 16个周期; 00: 4个周期;
9:0	TRIM	内部低速时钟频率调整, Flash中保存了2组频率的校准值。 将Flash内的校准值读出并写入RCL_CR.TRIM即可获得精准的频率。 38.4K校准值地址: 0x00100C20 - 0x00100C21 32.768K校准值地址: 0x00100C22 - 0x00100C23

5.5.7 外围模块时钟控制寄存器（PERI_CLKEN）

复位值: 0xC080_0000

偏移地址: 0x020

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Flash	Res.		GPIO	Res.	CRC	Res.	TICK	Res.		Trim	Res.			VC	ADC
R/W			R/W		R/W		R/W			R/W				R/W	R/W

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDT	PCA	Res.			ADV TIM	Res.	BASE TIM	Res.	SPI	Res.	I2C	Res.		UART1	UART0
R/W	R/W				R/W		R/W		R/W	R/W	R/W			R/W	R/W

位	标记	功能描述
31	flash	Flash 控制器模块时钟使能，操作 flash 寄存器时需要使能该时钟 1: 使能; 0: 关闭 注：从 flash 中执行程序此位不受影响。
30:29	Res.	保留位
28	GPIO	GPIO 模块时钟使能。 1: 使能; 0: 关闭
27	Res.	保留位
26	CRC	CRC 模块时钟使能。 1: 使能; 0: 关闭
25	Res.	保留位
24	TICK	SYSTICK 控制寄存器时钟使能。 1: 使能; 0: 关闭
23:22	Res.	保留位
21	Trim	CLKTRIM 模块时钟使能。 1: 使能; 0: 关闭
20:18	Res.	保留位
17	VC	VC, LVD, 模块时钟使能。 1: 使能; 0: 关闭
16	ADC	ADC 模块时钟使能。 1: 使能; 0: 关闭
15	WDT	WDT 模块时钟使能。 1: 使能; 0: 关闭
14	PCA	PCA 模块时钟使能。 1: 使能; 0: 关闭

13:11	Res.	保留位
10	ADVTIM	Timer456 模块时钟使能。 1: 使能; 0: 关闭
9	Res.	保留位
8	BASETIM	Timer012 模块时钟使能。 1: 使能; 0: 关闭
7	Res.	保留位
6	SPI	SPI 模块时钟使能。 1: 使能; 0: 关闭
5	Res.	保留位
4	I2C	I2C 模块时钟使能。 1: 使能; 0: 关闭
3:2	Res.	保留位
1	UART1	UART1 模块时钟使能。 1: 使能; 0: 关闭
0	UART0	UART0 模块时钟使能。 1: 使能; 0: 关闭

5.5.8 SysTick 时钟控制 (SYSTICK_CR)

复位值: 0x0100_0147

偏移地址: 0x034

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				CLK_SEL	NOR EF	SKEW	STCALIB[23: 16]								
				R/W	R/W	R/W	R/W								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
STCALIB[15: 0]															
R/W															

位	标记	功能描述
31-28	Reserved	
27-26	CLK_SEL	Systick 外部参考时钟选择 00: 保留, 禁止使用 01: 内部低速时钟RCL 10: 系统时钟8分频SystemClk/8 11: 外部高速时钟XTH
25	NOREF	SysTick 时钟源选择 1: HCLK 0: 外部参考时钟, 由SYSTICK_CR[27:26]选择 1) 注: 使用外部参考时钟时, 参考时钟频率不允许高于系统时钟 HCLK
24	SKEW	10ms STCALIB 值是否准确 1: 不准确 0: 准确
23:0	STCALIB	Systick 10m 校准值, 此值为使用外部参考时钟 32K 晶振的 10ms 校准值。

6 复位控制器（RESET）

6.1 复位控制器介绍

本产品具有 7 个复位信号来源，每个复位信号都可以让 CPU 重新运行，绝大多数寄存器会被复位到复位值，程序计数器 PC 会被复位指向 00000000。

- POR/BOR 复位（VCC 域及 VCAP 域）
- 外部 Reset PAD 复位
- WDT 复位
- PCA 复位
- LVD 复位
- Cortex-M0+ SYSRESETREQ 软件复位
- Cortex-M0+ LOCKUP 硬件复位

每个复位源由相应的复位标志进行指示。复位标志均由硬件置位，需要用户软件清零。

芯片复位时，如果查询到 Reset_flag.POR15V 或 Reset_flag.POR5V 为 1 则为上电复位。

上电复位时用户程序应当将寄存器 Reset_flag 清零，则下一次复位时可通过 Reset_flag 的相关比特判断复位来源。

下图描述各区域的复位来源。




图 6-1 复位来源示意图

6.1.1 上电下电复位 POR/BOR

本产品有两个供电区域：VCC 区域、VCAP 区域。所有的模拟模块及 IO 工作于 VCC 区域；其它模块工作于 VCAP 区域。

VCC 区域上电时，当 VCC 电压低于 POR 阈值电压时（典型值为 1.65V），会产生 POR5V 信号；VCC 区域下电时，当 VCC 电压低于 BOR 阈值电压时（典型值为 1.5V），会产生 POR5V 信号。

VCAP 区域上电时，当 VCAP 电压低于 POR 阈值电压时，会产生 POR15V 信号；VCAP 区域下电时，当 VCAP 电压低于 BOR 阈值电压时，会产生 POR15V 信号。

POR5V 信号和 POR15V 信号均会将芯片的寄存器复位到初始化状态。

6.1.2 外部复位引脚复位

当外部复位引脚检测到低电平时会产生一个系统复位。该复位引脚已内置上拉电阻，并集成了一个毛刺过滤电路。毛刺过滤电路会过滤小于 20uS（典型值）的毛刺信号，因此，加到复位引脚上的低电平信号必须大于 20uS，才能确保芯片可靠复位。

6.1.3 WDT 复位

看门狗复位，请参看 WDT 一章说明。

6.1.4 PCA 复位

PCA 复位，请参看 PCA 一章说明。

6.1.5 LVD 低电压复位

LVD 复位，请参考 LVD 一章说明。

6.1.6 Cortex-M0+ SYSRESETREQ 复位

Cortex-M0+ 软件复位

6.1.7 Cortex-M0+ LOCKUP 复位

当 Cortex-M0+ 遇到严重的异常时，它会将自己的 PC 指针停在当前地址处，并锁死自

己，并在几个时钟周期延时之后复位整个 CORE 区域。

6.2 寄存器

6.2.1 复位标识寄存器 (Reset_flag)

复位值: 00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000

地址: 0x4000201C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								RSTB	sysreq	lockup	PCA	WDT	LVD	Por15	Por5v
								RW0	RW0	RW0	RW0	RW0	RW0	RW0	RW0

位	标记	功能描述
31:8	Reserved	
7	RSTB	RESETB 端口复位标志, 需要软件初始化及清除, 上电状态不定 1: 发生端口复位 0: 无端口复位发生
6	Sysreq	Cotrex-M0+ CPU 软件复位标志, 需要软件初始化及清除, 上电状态不定 1: 发生 Cotrex-M0+ CPU 软件复位 0: 无 Cotrex-M0+ CPU 软件复位发生
5	Lockup	Cotrex-M0+ CPU Lockup 复位标志, 需要软件初始化及清除, 上电状态不定 1: 发生 Cotrex-M0+ CPU Lockup 复位 0: 无 Cotrex-M0+ CPU Lockup 复位发生
4	PCA	PCA 复位标志, 需要软件初始化及清除, 上电状态不定 1: 发生 PCA 复位 0: 无 PCA 复位发生
3	WDT	WDT 复位标志, 需要软件初始化及清除, 上电状态不定 1: 发生 WDT 复位 0: 无 WDT 复位发生
2	LVD	LVD 复位标志, 需要软件初始化及清除, 上电状态不定 1: 发生 LVD 复位 0: 无 LVD 复位发生
1	POR15V	VCAP域复位标志 1: VCAP域发生复位 0: VCAP域无复位发生
0	POR5V	VCC电源域复位标志 1: VCC电源域发生复位 0: VCC电源域无复位发生

6.2.2 外围模块复位控制寄存器（PREI_RESET）

复位值: 0xD7B3C757

地址: 0x40002028

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Res.			GPIO	Res.	CRC	Res.	TICK	Res.	TRIM	Res.	Res.			VC	ADC	
			R/W		R/W		R/W		R/W					R/W		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Res.	PCA.	Res.				ADV TIM	Res.	BASE TIM	Res.	SPI	Res.	I2C	Res.		UART1	UART0
	R/W					R/W		R/W		R/W		R/W			R/W	

位	标记	功能描述
31:29	Res.	保留位
28	GPIO	GPIO 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
27	Res.	保留位
26	CRC	CRC 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
25	Res.	保留位
24	TICK	SYSTICK 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
23:22	Res.	保留位
21	TRIM	CLKTRIM 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
20:18	Res.	保留位
17	VC	VC, LVD, 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
16	ADC	ADC 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
15	Res.	保留位
14	PCA	PCA 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
13:11	Res.	保留位
10	ADVTIM	Timer456 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
9	Res.	保留位
8	BASETIM	Timer012 模块复位使能。

		1: 正常工作; 0: 模块处于复位状态
7	Res.	保留位
6	SPI	SPI 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
5	Res.	保留位
4	I2C	I2C 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
3:2	Res.	保留位
1	UART1	UART1 模块复位使能。 1: 正常工作; 0: 模块处于复位状态
0	UART0	UART0 模块复位使能。 1: 正常工作; 0: 模块处于复位状态

7 中断控制器（NVIC）

7.1 概述

Cortex-M0+ 处理器内置了嵌套向量中断控制器(NVIC),支持最多 32 个中断请求(IRQ)输入, 以及 1 个不可屏蔽中断 (NMI) 输入 (在本产品系统中并未使用)。另外, 处理器还支持多个内部异常。

每个异常源都有一个单独的异常编号, 每种异常类型都有对应的优先级, 有些异常的优先级是固定的, 而有些则是可编程的。具体如下表所示:

异常编号	异常类型	优先级	描述
1	复位	-3 (最高)	复位
2	NMI	-2	不可屏蔽中断 (在本系统中没有使用)
3	硬件错误	-1	错误处理异常
4-10	保留	NA	...
11	SVC	可编程	通过SVC指令调用管理程序
12-13	保留	NA	...
14	PendSV	可编程	系统服务的可挂起请求
15	SysTick	可编程	SysTick定时器
16	中断#0	可编程	外部中断#0
17	中断#1	可编程	外部中断#1
...	...	...	...
47	中断#31	可编程	外部中断#31

表 7-1 Cortex-M0+ 处理器异常一览

本章节只对处理器的 32 个外部中断请求 (中断#0 到中断#31) 做详细介绍, 处理器内部异常的具体情况可参考其他相关文档。同时, 本章节只讨论处理器内核中 NVIC 的中断处理机制, 外设模块自身的中断产生机制不在此处展开讨论。

7.2 中断优先级

每一个外部中断都对应一个优先级寄存器, 每个优先级都是 2 位宽, 并且使用中断优先级寄存器的最高两位, 每个寄存器占 1 个字节 (8 位)。在这个设定下, 可以使用的优先级为 0x00 (最高)、0x40、0x80 和 0xc0 (最低)。

Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
已使用		未使用, 读数为0					

图 7-1 只使用了高两位的优先级寄存器

如果处理器已经在运行另外一个中断处理, 而新中断的优先级大于正在执行的, 这时就

会发生抢占。正在运行的中断处理会被暂停，转而执行新的中断，这个过程通常被称为中断嵌套。新的中断执行完毕后，之前的中断处理会继续执行，并且在其结束后返回到程序线程中。

如果处理器正在运行的另外一个中断处理的优先级相同或者更高，新的中断将会等待并且进入挂起状态。挂起的中断将会一直等到当前中断等级改变，例如，当前运行的中断处理完成返回后，当前优先级降低到了比挂起中断还要小。

如果两个中断同时发生，并且它们的优先级相同，中断编号较小的中断将会首先执行。例如，如果中断#0 和中断#1 使能且具有相同的优先级，在它们同时被触发时，中断#0 会首先执行。

7.3 中断向量表

当 Cortex-M0+处理器要处理中断服务请求时，它需要首先确定异常处理的起始地址，所需的信息叫做向量表，如图 2 所示。向量表存储在存储器空间的开始位置，包含了系统中可用异常（中断）的异常（中断）向量，以及主栈指针（MSP）的初始值。

存储器地址		异常编号
0x0000004C	中断#3向量	19
0x00000048	中断#2向量	18
0x00000044	中断#1向量	17
0x00000040	中断#0向量	16
0x0000003C	SysTick向量	15
0x00000038	PendSV向量	14
0x00000034	未使用	13
0x00000030	未使用	12
0x0000002C	SVC向量	11
0x00000028	未使用	10
0x00000024	未使用	9
0x00000020	未使用	8
0x0000001C	未使用	7
0x00000018	未使用	6
0x00000014	未使用	5
0x00000010	未使用	4
0x0000000C	硬件错误异常	3
0x00000008	NMI向量	2
0x00000004	复位向量	1
0x00000000	MSP初始值	0

图 7-2 中断向量表

其中，中断向量的存储顺序同中断编号一致，由于每个向量都是 1 个字（4 字节），中断向量的地址为中断编号乘 4，每个中断向量都是中断处理的起始地址。

7.4 中断输入和挂起行为

Cortex-M0+ 处理器的 NVIC 模块中，每一个中断输入都对应着一个挂起状态寄存器，且每个寄存器只有 1 位，用于保存中断请求，而不管这个请求有没有得到确认。当处理器开始处理这个中断时，硬件将会自动清除挂起状态位。

本系统的外设使用电平触发中断输出，当中断事件发生时，由于外设连接到了 NVIC 上，中断信号会得到确认。在处理器执行中断服务并且清除外设的中断信号以前，该信号会保持高电平。在 NVIC 内部，当检测到有中断发生时，该中断的挂起状态会被置位，当处理器接收该中断并且开始执行中断服务程序后，挂起状态就会被清除。该过程如图 3 所示：




图 7-3 中断激活和挂起状态

如果中断请求没有立即执行，并且在确认之前被软件清除了，这样处理器会忽略掉本次请求，并且不会执行中断处理。可以通过写 NVIC_CLRPEND 寄存器来清除中断挂起状态，这种处理在设置外设时非常有用，因为在设置以前，该外设可能已经产生了一个中断请求。

如果在软件清除挂起状态时，外设仍然保持着中断请求，挂起状态还会立即生成。该过程如图 4 所示：




图 7-4 中断挂起状态被清除然后被重新确认

如果外设产生的中断请求在异常处理时没有被清除，异常返回后挂起状态就会被又一次激活，这样中断服务程序会再次执行。该过程如图 5 所示：




图 7-5 中断退出时若中断请求保持高电平就会引起中断处理的再次执行

如果在终端服务程序执行的过程中产生外设中断请求，该请求会被当作新的中断请求，并且在本次中断退出后，还会引起中断服务程序的再次执行。该过程如图 6 所示：




图 7-6 中断处理中产生的中断挂起也可以被确认

7.5 中断等待

通常情况下，NVIC 的中断等待时间为 16 个周期。这个等待时间从中断确认的处理器时钟周期开始，一直到中断处理开始执行结束。计算中断等待需要具备以下前提：

- 该中断使能并且没有被 SCS_PRIMASK 或是其他正在执行的异常处理所屏蔽。
- 存储器系统没有任何等待状态，在中断处理、压栈、取向量或者中断处理开始时的取指都会用到总线传输，如果存储器系统需要等待，那么发生总线传输时产生的等待状态则可能使得中断延迟。

下面的几种情况可能会导致不同的中断等待：

- 中断的末尾连锁，如果中断返回时产生了另外一个中断请求，处理器就会跳过出栈和压栈过程，这样就减少了中断等待时间。
- 延迟到达，如果中断发生时，另外一个低优先级的中断正在进行压栈处理，由于延迟到达机制的存在，高优先级的中断会首先执行，这样也会导致高优先级中断的等待时间减小。

7.6 中断源

因为 Cortex-M0+ 处理器的 NVIC 支持最多 32 个外部中断，而在本系统中，外部中断源大于 32 个，所以部分外部中断复用在同一个 NVIC 中断输入上，并且 NMI（不可屏蔽中断）并没有使用。本系统所有外部中断源和 NVIC 中断输入的对应关系如下表所示：

NVIC中断输入	外部中断源	Active模式	Sleep模式	DeepSleep模式
中断#0	PORT0	v	v	v
中断#1	PORT1	v	v	v
中断#2	PORT2	v	v	v
中断#3	PORT3	v	v	v
中断#4	Reserved	-	-	-
中断#5	Reserved	-	-	-
中断#6	UART0	v	v	-
中断#7	UART1	v	v	-
中断#8	Reserved	-	-	-
中断#9	Reserved	-	-	-
中断#10	SPI	v	v	-
中断#11	Reserved	-	-	-

中断#12	I2C	v	v	-
中断#13	Reserved	-	-	-
中断#14	TIM0	v	v	-
中断#15	TIM1	v	v	-
中断#16	TIM2	v	v	-
中断#17	Reserved	-	-	-
中断#18	TIM4	v	v	-
中断#19	TIM5	v	v	-
中断#20	TIM6		v	-
中断#21	PCA	v	v	-
中断#22	WDT	v	v	v
中断#23	Reserved	-	-	-
中断#24	ADC	v	v	-
中断#25	Reserved	-	-	-
中断#26	VC0	v	v	v
中断#27	VC1	v	v	v
中断#28	LVD	v	v	v
中断#29	Reserved	-	-	-
中断#30	EFCTRL/RAMCTRL	v	v	-
中断#31	CLK_TRIM	v	v	v

表 7-2 外部中断与 NVIC 中断输入对应关系

注意：

- 由于某些模块中断被复用于同一个 IRQ 中断源，当 CPU 进入该中断操作时，必须先判断是哪个模块产生的中断，再进行相对应的中断操作。

7.7 中断结构图




图 7-7 中断结构图

本系统的中断结构框图如图 7-7 所示。需要注意几点：

- 外设中断源各自的中断使能没有在图中标出，这里只包括外设中断产生之后的中断信号逻辑框图。
- IRQ30 有 2 个外设中断输入复用，必须分别读取这 2 个外设的中断标志位来判定是哪个外设的中断。
- 如果外设中断源有高电平产生，无论 NVIC 中断使能寄存器 SCS_SETENA 置位与否，中断挂起寄存器 SCS_SEPEND 都会被置位，表示相应的外设中断源有中断产生。
- 只有中断使能寄存器 SCS_SETENA 置位，相应的中断 IRQ 才会给处理器相应，执行

相应的中断程序。

- 在中断程序中必须清除外设中断源高电平中断信号，中断挂起寄存器 `SCS_SETPEND` 由硬件自动清除。
- 中断优先级寄存器 `SCS_IPR0-SCS_IPR7` 设置了 32 个中断源的优先级，00 优先级最高，11 优先级最低。当优先级相同时，优先级由中断编号决定，编号越小优先级越高。

7.8 寄存器

基地址：0xE000 E000

寄存器	偏移地址	描述
SCS_SETENA	0x100	中断请求使能寄存器
SCS_CLRENA	0x180	中断请求清除使能寄存器
SCS_SETPEND	0x200	中断设置挂起寄存器
SCS_CLRPEND	0x280	中断清除挂起寄存器
SCS_IPR0	0x400	中断#0-中断#3优先级寄存器
SCS_IPR1	0x404	中断#4-中断#7优先级寄存器
SCS_IPR2	0x408	中断#8-中断#11优先级寄存器
SCS_IPR3	0x40C	中断#12-中断#15优先级寄存器
SCS_IPR4	0x410	中断#16-中断#19优先级寄存器
SCS_IPR5	0x414	中断#20-中断#23优先级寄存器
SCS_IPR6	0x418	中断#24-中断#27优先级寄存器
SCS_IPR7	0x41C	中断#28-中断#31优先级寄存器
SCS_PRIMASK	-	中断屏蔽特殊寄存器

7.8.1 中断使能设置寄存器（SCS_SETENA）

偏移地址：0x100

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SETENA[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SETENA[15:0]															
RW															

位	标记	功能描述
31:0	SETENA [31:0]	设置使能中断#0到中断#31；写“1”置位，写“0”无效 [0]:IRQ0 [1]:IRQ1 [2]:IRQ2 [31]:IRQ31

7.8.2 中断使能清除寄存器 (SCS_CLRENA)

偏移地址: 0x180

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CLRENA															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CLRENA															
RW															

位	标记	描述
31:0	CLRENA	清除使能中断#0到中断#31; 写“1”清零, 写“0”无效

7.8.3 中断挂起状态设置寄存器 (SCS_SETPEND)

偏移地址: 0x200

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SETPEND[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SETPEND[15:0]															
RW															

位	标记	功能描述
31:0	SETPEND	设置中断#0到中断#31的挂起状态; 写“1”置位, 写“0”无效 [0]:IRQ0 [1]:IRQ1 [2]:IRQ2 [31]:IRQ31

7.8.4 中断挂起状态清除寄存器（SCS_CLRPEND）

偏移地址：0x280

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CLRPEND[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CLRPEND[15:0]															
RW															

位	标记	描述
31:0	CLRPEND	清除中断#0到中断#31的挂起状态；写“1”清零，写“0”无效 [0]:IRQ0 [1]:IRQ1 [2]:IRQ2 [31]:IRQ31

7.8.5 中断优先级寄存器 (SCS_IPR0)

偏移地址: 0x400

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR0[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR0[15:0]															
RW															

位	标记	功能描述
31:0	IPR0[31:0]	中断#0到中断#3的优先级: [31:30]: 中断#3 的优先级 [23:22]: 中断#2 的优先级 [15:14]: 中断#1 的优先级 [7:6]: 中断#0 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.6 中断优先级寄存器 (SCS_IPR1)

偏移地址: 0x404

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR1[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR1[15:0]															
RW															

位	标记	功能描述
31:0	IPR1[31:0]	中断#4到中断#7的优先级: [31:30]: 中断#7 的优先级 [23:22]: 中断#6 的优先级 [15:14]: 中断#5 的优先级 [7:6]: 中断#4 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.7 中断优先级寄存器 (SCS_IPR2)

偏移地址: 0x408

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR2[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR2[15:0]															
RW															

位	标记	功能描述
31:0	IPR2[31:0]	中断#8到中断#11的优先级; [31:30]: 中断#11 的优先级 [23:22]: 中断#10 的优先级 [15:14]: 中断#9 的优先级 [7:6]: 中断#8 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.8 中断优先级寄存器 (SCS_IPR3)

偏移地址: 0x40C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR3[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR3[15:0]															
RW															

位	标记	功能描述
31:0	IPR3[31:0]	中断#12到中断#15的优先级; [31:30]: 中断#15 的优先级 [23:22]: 中断#14 的优先级 [15:14]: 中断#13 的优先级 [7:6]: 中断#12 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.9 中断优先级寄存器 (SCS_IPR4)

偏移地址: 0x410

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR4[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR4[15:0]															
RW															

位	标记	功能描述
31:0	IPR4[31:0]	中断#16到中断#19的优先级; [31:30]: 中断#19 的优先级 [23:22]: 中断#18 的优先级 [15:14]: 中断#17 的优先级 [7:6]: 中断#16 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.10 中断优先级寄存器 (SCS_IPR5)

偏移地址: 0x414

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR5[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR5[15:0]															
RW															

位	标记	功能描述
31:0	IPR5[31:0]	中断#20到中断#23的优先级; [31:30]: 中断#23 的优先级 [23:22]: 中断#22 的优先级 [15:14]: 中断#21 的优先级 [7:6]: 中断#20 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.11 中断优先级寄存器 (SCS_IPR6)

偏移地址: 0x418

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR6[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR6[15:0]															
RW															

位	标记	功能描述
31:0	IPR6[31:0]	中断#24到中断#27的优先级; [31:30]: 中断#27 的优先级 [23:22]: 中断#26 的优先级 [15:14]: 中断#25 的优先级 [7:6]: 中断#24 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.12 中断优先级寄存器 (SCS_IPR7)

偏移地址: 0x41C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IPR7[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IPR7[15:0]															
RW															

位	标记	功能描述
31:0	IPR7[31:0]	中断#28到中断#31的优先级; [31:30]: 中断#31 的优先级 [23:22]: 中断#30 的优先级 [15:14]: 中断#29 的优先级 [7:6]: 中断#28 的优先级 其中, 00 优先级最高, 11 优先级最低

7.8.13 中断屏蔽特殊寄存器 (SCS_PRIMASK)

偏移地址：---

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															PRIMASK
R															RW

SCS_PRIMASK															
复位值：0x0000_0000															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RESERVED															
RO															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RESERVED															PRIMASK
RO															RW
BIT	符号	描述													
31:1	Reserved														
0	PRIMASK	置位后，除了 NMI 和硬件错误异常外的其他中断都会被屏蔽掉 清零后，所有异常和中断都不会被屏蔽掉 该特殊寄存器需要通过 MSR 和 MRS 特殊寄存器操作指令访问，也可以用改变处理器状态指令 CPS 访问。在处理对时间敏感的应用时，需要操作 PRIMASK 寄存器。													

7.9 软件基本操作

7.9.1 外部中断使能

在每一个外设模块内部都有各自的中断使能寄存器，在需要进行中断操作时，必须首先打开外设自己的中断使能。该使能位的操作没有在本章节讨论，请参考外设模块各自的章节描述。

7.9.2 NVIC 中断使能和清除使能

Cortex-M0+ 处理器支持最多 32 个中断源，每个中断源都对应有一个中断使能位和清零使能位。这样就有了 32 位的中断使能寄存器 `SCS_SETENA` 和 32 位的清零使能寄存器 `SCS_CLRENA`。如果想使能某一个中断，则对 `SCS_SETENA` 寄存器的相应位置 1。如果想清零某一个中断，则对 `SCS_CLRENA` 寄存器的相应位置 1。

注意，这里提到的中断使能仅仅是针对处理器 NVIC 而言的，每个外设的中断生成与否，是由外设的中断控制寄存器决定，与 `SCS_SETENA` 和 `SCS_CLRENA` 无关。

7.9.3 NVIC 中断挂起和清除挂起

如果一个中断发生了，却无法立即处理，这个中断请求将会被挂起。挂起状态保存在一个寄存器中，如果处理器的当前优先级还没有降低到可以处理挂起的请求，并且没有手动清除挂起状态，该状态将会一直保持合法。

当处理器开始进入中断处理，硬件会自动引起挂起状态的清除。

可以通过操作中断设置挂起 `SCS_SETPEND` 和中断清除挂起 `SCS_CLRPEND` 这两个寄存器来访问或修改中断挂起状态。中断挂起状态寄存器允许使用软件来触发中断。

7.9.4 NVIC 中断优先级

设置 `SCS_IPR0-SCS_IPR7` 寄存器决定 `SCS_IRQ0-SCS_IRQ32` 的优先级。中断优先级寄存器的编程应该在中断使能之前，其通常是在程序开始时完成的。应该避免在中断使能之后改变中断优先级，这种情况的结果不可预知，并且不被 Cortex-M0+ 处理器支持。

7.9.5 NVIC 中断屏蔽

有些对时间敏感的应用，需要在一段较短的时间内禁止所有中断，可以利用中断屏蔽寄存器 `SCS_PRIMASK` 实现。特殊寄存器 `SCS_PRIMASK` 只有 1 位有效，并且在复位后默认为 0。该寄存器为 0 时，所有的中断和异常都处于允许状态；而设为 1 后，只有 NMI（本系统不支持）和硬件错误异常处于使能。实际上，当 `SCS_PRIMASK` 设置为 1 后，处理器的当前优先级就降到了 0（可和值的最高优先级）。

可以通过多种方法编程 `SCS_PRIMASK` 寄存器，使用汇编语言，可以利用 `MSR` 指令在设置和清除 `SCS_PRIMASK` 寄存器。若使用 C 语言以及 CMSIS 设备驱动库，用户可以使用以下函数来设置和清除 `PRIMASK`。

```
void __enable_irq(void); //清除 PRIMASK  
void __disable_irq(void); //设置 PRIMASK
```

8 端口控制器（GPIO）

8.1 端口控制器简介

本产品有 16 个数字通用输入输出端口 P01-P03, P14-P15, P23-P27, P31-P36 和 1 个数字通用输入端口 P00。模拟信号 ADC/VC/LVD 的输入输出信号，各功能模块（如 SPI, UART, I2C, Timer 等）的输入输出信号以及测试调试功能的输入输出信号都可以和数字端口复用。

每个端口都可以配置成内部拉高(pull up)/拉低(pull down)的输入，高阻输入（floating input），推挽输出(CMOS output)，开漏输出(open drain output)，增强驱动能力输出。芯片复位后端口为高阻输入，目的是防止芯片被异常复位时，外部器件产生异常动作。但为了避免高阻输入而产生的漏电，用户要在芯片启动之后对端口进行相应的配置（配置成内部拉高输入或者输出）。数字端口被配置成模拟端口后，数字功能被隔离，不能输出数字“1”和“0”，CPU 读取端口的结果为“0”。

所有端口都可以提供外部中断，并且每个中断都可以配置成高电平触发、低电平触发、上升沿触发、下降沿触发 4 种类型，查询 Px_STAT[n] 的中断标志位即可查出相应的中断触发端口。另外，每个端口的中断都可以把芯片从休眠模式/深度休眠模式唤醒到工作模式。

8.2 端口控制器主要特性

端口控制器支持以下特性：

- 模拟功能引脚/调试引脚/数字通用引脚/数字功能引脚复用
- 支持上拉/下拉/普通驱动/增强驱动/推挽输出/开漏输出功能选择
- 支持工作模式/休眠模式/深度休眠模式下中断
- 支持高电平/低电平/上升沿/下降沿中断

8.3 端口控制器功能描述

8.3.1 端口复用功能

端口复用是端口控制器的主要功能之一。通过配置寄存器，可以灵活的把端口配置成模

拟端口/测试调试端口/数字通用端口/数字功能端口。

如表 1 所示:PxADS 寄存器用于数字端口/模拟端口切换,在端口被配置成模拟端口时,数字功能被隔离,不能输出数字“1”和“0”,CPU 读取端口的结果为“0”。Px_sel 寄存器用于数字通用端口/数字功能端口切换,每一个端口都可以独立配置成系统所需的功能端口。测试调试端口的配置信息请参考相关章节。

封装			模拟		数字							
			PxADS=1		PxADS=0							
TSSOP20	SOP20	QFN20			Px_sel=0	Px_sel=1	Px_sel=2	Px_sel=3	Px_sel=4	Px_sel=5	Px_sel=6	Px_sel=7
1	1	18	AIN4	VCIN4	P34	PCA_CH0		TIM5_CHA	TIM0_EXT	TIM4_CHA		TIM1_TOG
2	2	19	AIN5	VCIN5	P35	UART1_TXD	TIM6_CHB	UART0_TXD	TIM0_GATE	TIM4_CHB	SPI_MISO	I2C_SDA
3	3	20	AIN6 ADC_VREF	VCIN6	P36	UART1_RXD	TIM6_CHA	UART0_RXD	PCA_CH4	TIM5_CHA	SPI_MOSI	I2C_SCL
4	4	1			P00 Reset							
5	5	2	AIN7 XTHI	VCIN7	P01	UART0_RXD	I2C_SDA	UART1_TXD	TIM0_TOG	TIM5_CHB	SPI_SCK	TIM2_EXT
6	6	3	AIN8 XTHO		P02	UART0_TXD	I2C_SCL	UART1_RXD	TIM0_TOGN	TIM6_CHA	SPI_CS	TIM2_GATE
7	7	4			VSS							
8	8	5			VCAP							
9	9	6			VCC							
10	10	7	LVDIN1		P03	PCA_CH3	SPI_CS	TIM6_CHB			PCA_ECI	VC0_OUT
11	11	8			P15	I2C_SDA	TIM2_TOG	TIM4_CHB		SPI_SCK	UART0_RXD	LVD_OUT
12	12	9			P14	I2C_SCL	TIM2_TOGN	PCA_ECI	ADC_RDY	SPI_CS	UART0_TXD	NC
13	13	10	LVDIN2	VCIN0	P23	TIM6_CHA	TIM4_CHB	TIM4_CHA	PCA_CH0	SPI_MISO	UART1_TXD	IR_OUT
14	14	11	AIN0		P24	TIM4_CHB	TIM5_CHB	HCLK_OUT	PCA_CH1	SPI_MOSI	UART1_RXD	VC1_OUT
15	15	12	LVDIN3	VCIN1	P25	SPI_SCK	PCA_CH0	TIM5_CHA	LVD_OUT		I2C_SDA	TIM1_GATE
16	16	13	AIN1		P26	SPI_MOSI	TIM4_CHA	TIM5_CHB	PCA_CH2		I2C_SCL	TIM1_EXT
17	17	14			P27/SWDIO	SPI_MISO	TIM5_CHA	TIM6_CHA	PCA_CH3	UART0_RXD	RCH_OUT	XTH_OUT
18	18	15			P31/SWCLK		PCA_ECI	PCLK_OUT	VC0_OUT	UART0_TXD	RCL_OUT	HCLK_OUT
19	19	16	AIN2	VCIN2	P32		PCA_CH2	TIM6_CHB	VC1_OUT	UART1_TXD	PCA_CH4	
20	20	17	AIN3	VCIN3	P33		PCA_CH1	TIM5_CHB	PCA_ECI	UART1_RXD		TIM1_TOGN
图示			Bastimer			advtimer	PCA	UART	SPI	I2C	Other	

表 8-1 端口复用表

8.3.2 端口中断功能

每一个数字通用端口都可以由外部信号源产生中断，外部信号源可以是高电平/低电平/上升沿/下降沿 4 种类型的信号，分别对应的中断使能寄存器为高电平中断使能寄存器/低电平中断使能寄存器/上升沿中断使能寄存器/下降沿中断使能寄存器。当中断触发时，通过查询中断状态寄存器就可以判断是哪一个端口触发了中断，通过清零中断清除寄存器就可以清除对应的中断状态标志位。

8.3.3 端口配置功能

每一个端口都可以根据系统需求通过配置寄存器(PxADS)把端口配置成模拟端口或数字端口。当配置为数字端口时，还可以配置寄存器实现以下特性。

1. 内部上拉 (PxPU) /下拉 (PxPD)
2. 增强驱动输出(PxDR)
3. 开漏输出 (PxOD)
4. 方向选择 (PxDIR)
5. 输出高低电平选择(PxOUT)，可通过 AHB 总线访问
6. 输入电平状态 (PxIN) 可通过 AHB 总线访问

注：以上特性在配置为模拟端口时无效。

端口的状态和寄存器配置的关系如下表：

PxADS	PxDIR	PxOUT	PxIN	PxPU	PxPD	PxOD	PxDR	Px_SEL	IO 方向	IO 状态
1	W	W	0	W	W	W	W	W	输入/输出	模拟
0	1	W	X	0	0	W	W	0	输入	浮空
0	1	W	0	0	1	W	W	0	输入	下拉
0	1	W	1	1	0	W	W	0	输入	上拉
0	1	W	1	1	1	W	W	0	输入	上拉
0	1	W	1	W	W	W	W	0	输入	1
0	1	W	0	W	W	W	W	0	输入	0
0	0	1	1	W	W	0	W	0	输出	1
0	0	0	0	W	W	0	W	0	输出	0
0	0	W	1	W	W	0	W	0	输出	1
0	0	W	0	W	W	0	W	0	输出	0
0	0	W	(SET)1/(CLR)0	W	W	0	W	0	输出	(SET)1/(CLR)0
0	0	0	0	W	W	1	W	0	输出	0

0	0	1	X	0	0	1	W	0	输出	Z
0	0	1	0	0	1	1	W	0	输出	0
0	0	1	1	1	0	1	W	0	输出	1
0	0	1	1	1	1	1	W	0	输出	1
注:	0 - Logic low									
	1 - Logic high									
	W - whatever 0 or 1									
	X - unknow state									
	Z - high impedance									

表 8-2 端口状态真值表

端口电路结构如下图所示:




图 8-1 端口电路示意图

8.4 操作模式

8.4.1 端口复用操作流程

端口配置为模拟端口

- a) 设置寄存器 Px_ADS 为 1

端口配置为数字通用端口

- a) 设置寄存器 Px_ADS 为 0
- b) 设置寄存器 Px_sel 为 0
- c) 设置寄存器 PxDIR 为 1: 端口方向为输入, CPU 可以读取端口的状态 PxIN
- d) 设置寄存器 PxDIR 为 0: 端口方向为输出
- e) 设置寄存器 PxOUT 为 1: 端口输出高电平
- f) 设置寄存器 PxOUT 为 0: 端口输出低电平

端口配置为数字功能端口

- a) 设置寄存器 Px_ADS 为 0
- b) 设置寄存器 Px_sel 为 1~7 (根据系统需求, 参考端口复用表)
- c) 设置寄存器 PxDIR(根据系统需求)

端口配置为调试测试端口

参考测试调试相关章节。

端口配置为红外输出信号

端口 P23 可以配置为频率为 38K 的红外输出信号。

- a) 设置寄存器 P23_ADS 为 0
- b) 设置寄存器 P23_sel 为 7
- c) 设置寄存器 P2DIR[3] 为 0: 端口方向为输出
- d) 设置寄存器 GPIO_CTRL1 的 bit14 选择红外信号输出极性
- e) 设置寄存器 P2OUT[3] 门控红外信号的输出

8.4.2 端口中断操作流程

高电平中断

- a) 设置寄存器 Px_ADS 为 0
- b) 设置寄存器 Px_sel 为 0
- c) 设置寄存器 PxDIR 为 1
- d) 设置寄存器 PxHIE 为 1
- e) 中断触发后读取中断状态寄存器 Px_STAT
- f) 设置寄存器 Px_ICLR 为 0 清除中断状态寄存器 Px_STAT

低电平中断

- a) 设置寄存器 Px_ADS 为 0
- b) 设置寄存器 Px_sel 为 0
- c) 设置寄存器 PxDIR 为 1
- d) 设置寄存器 PxLIE 为 1
- e) 中断触发后读取中断状态寄存器 Px_STAT
- f) 设置寄存器 Px_ICLR 为 0 清除中断状态寄存器 Px_STAT

上升沿中断

- a) 设置寄存器 Px_ADS 为 0
- b) 设置寄存器 Px_sel 为 0
- c) 设置寄存器 PxDIR 为 1
- d) 设置寄存器 PxRIE 为 1
- e) 中断触发后读取中断状态寄存器 Px_STAT
- f) 设置寄存器 Px_ICLR 为 0 清除中断状态寄存器 Px_STAT

下降沿中断

- a) 设置寄存器 Px_ADS 为 0
- b) 设置寄存器 Px_sel 为 0
- c) 设置寄存器 PxDIR 为 1
- d) 设置寄存器 PxFIE 为 1
- e) 中断触发后读取中断状态寄存器 Px_STAT

- f) 设置寄存器 Px_ICLR 为 0 清除中断状态寄存器 Px_STAT

8.4.3 端口配置操作流程

上拉使能

- a) 设置寄存器 PxPU 为 1

下拉使能

- a) 设置寄存器 PxPU 为 0
- b) 设置寄存器 PxPD 为 1

增强驱动

- a) 设置寄存器 PxDR 为 0

开漏输出

- a) 设置寄存器 PxOD 为 1

8.5 端口控制器寄存器描述

寄存器列表

基地址：0x40020C00

偏移量	寄存器名称	访问	寄存器描述
0x04	P01_SEL	RW	端口 P01 功能配置寄存器
0x08	P02_SEL	RW	端口 P02 功能配置寄存器
0x0c	P03_SEL	RW	端口 P03 功能配置寄存器
0x50	P14_SEL	RW	端口 P14 功能配置寄存器
0x54	P15_SEL	RW	端口 P15 功能配置寄存器
0x8c	P23_SEL	RW	端口 P23 功能配置寄存器
0x90	P24_SEL	RW	端口 P24 功能配置寄存器
0x94	P25_SEL	RW	端口 P25 功能配置寄存器
0x98	P26_SEL	RW	端口 P26 功能配置寄存器
0x9c	P27_SEL	RW	端口 P27 功能配置寄存器
0xc4	P31_SEL	RW	端口 P31 功能配置寄存器
0xc8	P32_SEL	RW	端口 P32 功能配置寄存器
0xcc	P33_SEL	RW	端口 P33 功能配置寄存器
0xd0	P34_SEL	RW	端口 P34 功能配置寄存器
0xd4	P35_SEL	RW	端口 P35 功能配置寄存器
0xd8	P36_SEL	RW	端口 P36 功能配置寄存器
0x100	P0DIR	RW	端口 P0 输入输出配置寄存器
0x104	P0IN	RO	端口 P0 输入值寄存器
0x108	P0OUT	RW	端口 P0 输出值配置寄存器
0x10c	P0ADS	RW	端口 P0 数模配置寄存器
0x11c	P0DR	RW	端口 P0 驱动能力配置寄存器
0x120	P0PU	RW	端口 P0 上拉使能配置寄存器
0x124	P0PD	RW	端口 P0 下拉使能配置寄存器
0x12c	P0OD	RW	端口 P0 开漏输出配置寄存器

0x130	P0HIE	RW	端口 P0 高电平中断使能配置寄存器
0x134	P0LIE	RW	端口 P0 低电平中断使能配置寄存器
0x138	P0RIE	RW	端口 P0 上升沿中断使能配置寄存器
0x13c	P0FIE	RW	端口 P0 下降沿中断使能配置寄存器
0x200	P0_STAT	RO	端口 P0 中断状态寄存器
0x210	P0_ICLR	RW	端口 P0 中断清除寄存器
0x140	P1DIR	RW	端口 P1 输入输出配置寄存器
0x144	P1IN	RO	端口 P1 输入值寄存器
0x148	P1OUT	RW	端口 P1 输出值配置寄存器
0x14c	P1ADS	RW	端口 P1 数模配置寄存器
0x15c	P1DR	RW	端口 P1 驱动能力配置寄存器
0x160	P1PU	RW	端口 P1 上拉使能配置寄存器
0x164	P1PD	RW	端口 P1 下拉使能配置寄存器
0x16c	P1OD	RW	端口 P1 开漏输出配置寄存器
0x170	P1HIE	RW	端口 P1 高电平中断使能配置寄存器
0x174	P1LIE	RW	端口 P1 低电平中断使能配置寄存器
0x178	P1RIE	RW	端口 P1 上升沿中断使能配置寄存器
0x17c	P1FIE	RW	端口 P1 下降沿中断使能配置寄存器
0x240	P1_STAT	RO	端口 P1 中断状态寄存器
0x250	P1_ICLR	RW	端口 P1 中断清除寄存器
0x180	P2DIR	RW	端口 P2 输入输出配置寄存器
0x184	P2IN	RO	端口 P2 输入值寄存器
0x188	P2OUT	RW	端口 P2 输出值配置寄存器
0x18c	P2ADS	RW	端口 P2 数模配置寄存器
0x19c	P2DR	RW	端口 P2 驱动能力配置寄存器
0x1a0	P2PU	RW	端口 P2 上拉使能配置寄存器
0x1a4	P2PD	RW	端口 P2 下拉使能配置寄存器

0x1ac	P2OD	RW	端口 P2 开漏输出配置寄存器
0x1b0	P2HIE	RW	端口 P2 高电平中断使能配置寄存器
0x1b4	P2LIE	RW	端口 P2 低电平中断使能配置寄存器
0x1b8	P2RIE	RW	端口 P2 上升沿中断使能配置寄存器
0x1bc	P2FIE	RW	端口 P2 下降沿中断使能配置寄存器
0x280	P2_STAT	RO	端口 P2 中断状态寄存器
0x290	P2_ICLR	RW	端口 P2 中断清除寄存器
0x1c0	P3DIR	RW	端口 P3 输入输出配置寄存器
0x1c4	P3IN	RO	端口 P3 输入值寄存器
0x1c8	P3OUT	RW	端口 P3 输出值配置寄存器
0x1cc	P3ADS	RW	端口 P3 数模配置寄存器
0x1dc	P3DR	RW	端口 P3 驱动能力配置寄存器
0x1e0	P3PU	RW	端口 P3 上拉使能配置寄存器
0x1e4	P3PD	RW	端口 P3 下拉使能配置寄存器
0x1ec	P3OD	RW	端口 P3 开漏输出配置寄存器
0x1f0	P3HIE	RW	端口 P3 高电平中断使能配置寄存器
0x1f4	P3LIE	RW	端口 P3 低电平中断使能配置寄存器
0x1f8	P3RIE	RW	端口 P3 上升沿中断使能配置寄存器
0x1fc	P3FIE	RW	端口 P3 下降沿中断使能配置寄存器
0x2c0	P3_STAT	RO	端口 P3 中断状态寄存器
0x2d0	P3_ICLR	RW	端口 P3 中断清除寄存器
0x300	GPIO_CTRL0	RW	端口辅助功能配置寄存器 0
0x304	GPIO_CTRL1	RW	端口辅助功能配置寄存器 1
0x308	GPIO_CTRL2	RW	端口辅助功能配置寄存器 2
0x30c	GPIO_CTRL3	RW	端口辅助功能配置寄存器 3
0x310	GPIO_CTRL4	RW	端口辅助功能配置寄存器 4

8.5.1 端口 P0 相关寄存器

8.5.1.1 端口 P01 功能配置寄存器(P01_SEL)

偏移地址：0x04

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P01_sel		
													RW		

位	标记	功能描述																								
31:3	Reserved																									
2:0	P01_sel	端口 P01 功能选择. <table> <tr> <td>000</td><td>----</td><td>GPIO P01</td></tr> <tr> <td>001</td><td>----</td><td>UART0_RXD UART0 模块 RXD 信号</td></tr> <tr> <td>010</td><td>----</td><td>I2C_SDA I2C 模块数据信号</td></tr> <tr> <td>011</td><td>----</td><td>UART1_TXD UART1 模块 TXD 信号</td></tr> <tr> <td>100</td><td>----</td><td>TIM0_TOG Timer0 模块翻转信号</td></tr> <tr> <td>101</td><td>----</td><td>TIM5_CHB Advanced Timer 模块通道 1 B 信号</td></tr> <tr> <td>110</td><td>----</td><td>SPI_SCK SPI 模块时钟信号</td></tr> <tr> <td>111</td><td>----</td><td>TIM2_EXT Timer2 模块外部时钟输入信号</td></tr> </table>	000	----	GPIO P01	001	----	UART0_RXD UART0 模块 RXD 信号	010	----	I2C_SDA I2C 模块数据信号	011	----	UART1_TXD UART1 模块 TXD 信号	100	----	TIM0_TOG Timer0 模块翻转信号	101	----	TIM5_CHB Advanced Timer 模块通道 1 B 信号	110	----	SPI_SCK SPI 模块时钟信号	111	----	TIM2_EXT Timer2 模块外部时钟输入信号
000	----	GPIO P01																								
001	----	UART0_RXD UART0 模块 RXD 信号																								
010	----	I2C_SDA I2C 模块数据信号																								
011	----	UART1_TXD UART1 模块 TXD 信号																								
100	----	TIM0_TOG Timer0 模块翻转信号																								
101	----	TIM5_CHB Advanced Timer 模块通道 1 B 信号																								
110	----	SPI_SCK SPI 模块时钟信号																								
111	----	TIM2_EXT Timer2 模块外部时钟输入信号																								

8.5.1.2 端口 P02 功能配置寄存器(P02_SEL)

偏移地址：0x08

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P02_sel		
													RW		

位	标记	功能描述
31:3	Reserved	
2:0	P02_sel	端口 P02 功能选择. 000 ---- GPIO P02 001 ---- UART0_TXD UART0 模块 TXD 信号 010 ---- I2C_SCL I2C 模块时钟信号 011 ---- UART1_RXD UART1 模块 RXD 信号 100 ---- TIM0_TOGN Timer0 模块翻转信号的反向信号 101 ---- TIM6_CHA Advanced Timer 模块通道 2 A 信号 110 ---- SPI_CS SPI 模块主机模式片选信号 111 ---- TIM2_GATE Timer2 模块门控信号

8.5.1.3 端口 P03 功能配置寄存器(P03_SEL)

偏移地址: 0x0C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P03_sel		
													RW		

位	标记	功能描述																																
31:3	Reserved																																	
2:0	P03_sel	端口 P03 功能选择. <table><tr><td>000</td><td>----</td><td>GPIO P03</td><td></td></tr><tr><td>001</td><td>----</td><td>PCA_CH3</td><td>PCA 模块通道 3 捕获/比较信号</td></tr><tr><td>010</td><td>----</td><td>SPI_CS</td><td>SPI 模块主机模式片选信号</td></tr><tr><td>011</td><td>----</td><td>TIM6_CHB</td><td>Advanced Timer 模块通道 2 B 信号</td></tr><tr><td>100</td><td>----</td><td>NC</td><td></td></tr><tr><td>101</td><td>----</td><td>NC</td><td></td></tr><tr><td>110</td><td>----</td><td>PCA_ECI</td><td>PCA 模块外部时钟输入信号</td></tr><tr><td>111</td><td>----</td><td>VC0_OUT</td><td>VC0 模块输出</td></tr></table>	000	----	GPIO P03		001	----	PCA_CH3	PCA 模块通道 3 捕获/比较信号	010	----	SPI_CS	SPI 模块主机模式片选信号	011	----	TIM6_CHB	Advanced Timer 模块通道 2 B 信号	100	----	NC		101	----	NC		110	----	PCA_ECI	PCA 模块外部时钟输入信号	111	----	VC0_OUT	VC0 模块输出
000	----	GPIO P03																																
001	----	PCA_CH3	PCA 模块通道 3 捕获/比较信号																															
010	----	SPI_CS	SPI 模块主机模式片选信号																															
011	----	TIM6_CHB	Advanced Timer 模块通道 2 B 信号																															
100	----	NC																																
101	----	NC																																
110	----	PCA_ECI	PCA 模块外部时钟输入信号																															
111	----	VC0_OUT	VC0 模块输出																															

8.5.1.4 端口 P0 输入输出配置寄存器(P0DIR)

偏移地址: 0x100

复位值: 0xffff ffff

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0D	P0D	P0D	Res
												IR3	IR2	IR1	
												RW	RW	RW	

位	标记	功能描述
31:4	Reserved	
3	P0DIR3	端口 P03 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
2	P0DIR2	端口 P02 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
1	P0DIR1	端口 P01 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
0	Reserved	

8.5.1.5 端口 P0 输入值寄存器(P0IN)

偏移地址: 0x104

复位值: NA

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0I	P0I	P0I	P0I
												N3	N2	N1	N0
												RO	RO	RO	RO

位	标记	功能描述
31:4	Reserved	
3	P0IN3	端口 P03 输入值寄存器 1: 输入为高电平 0: 输入为低电平
2	P0IN2	端口 P02 输入值寄存器 1: 输入为高电平 0: 输入为低电平
1	P0IN1	端口 P01 输入值寄存器 1: 输入为高电平 0: 输入为低电平
0	P0IN0	端口 P00 输入值寄存器 1: 输入为高电平 0: 输入为低电平

8.5.1.6 端口 P0 输出值配置寄存器(P0OUT)

偏移地址：0x108

复位值：NA

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0O	P0O	P0O	Res
												UT3	UT2	UT1	
												RW	RW	RW	

位	标记	功能描述
31:4	Reserved	
3	P0OUT3	端口 P03 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
2	P0OUT2	端口 P02 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
1	P0OUT1	端口 P01 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
0	Reserved	

8.5.1.7 端口 P0 数模配置寄存器(P0ADS)

偏移地址：0x10C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0A	P0A	P0A	Res
												DS3	DS2	DS1	
												RW	RW	RW	

位	标记	功能描述
31:4	Reserved	
3	P0ADS3	端口 P03 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
2	P0ADS2	端口 P02 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
1	P0ADS1	端口 P01 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
0	Reserved	

8.5.1.8 端口 P0 驱动能力配置寄存器(P0DR)

偏移地址：0x11C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0D	P0D	P0D	Res
												R3	R2	R1	
												RW	RW	RW	

位	标记	功能描述
31:4	Reserved	
3	P0DR3	端口 P03 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
2	P0DR2	端口 P02 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
1	P0DR1	端口 P01 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
0	Reserved	

8.5.1.9 端口 P0 上拉使能配置寄存器(P0PU)

偏移地址: 0x120

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0P	P0P	P0P	Res
												U3	U2	U1	
												RW	RW	RW	

位	标记	功能描述
31:4	Reserved	
3	P0PU3	端口 P03 上拉使能配置寄存器 1: 使能 0: 禁止
2	P0PU2	端口 P02 上拉使能配置寄存器 1: 使能 0: 禁止
1	P0PU1	端口 P01 上拉使能配置寄存器 1: 使能 0: 禁止
0	Reserved	

8.5.1.10 端口 P0 下拉使能配置寄存器(P0PD)

偏移地址: 0x124

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0P	P0P	P0P	Res
												D3	D2	D1	
												RW	RW	RW	

位	标记	功能描述
31:4	Reserved	
3	P0PD3	端口 P03 下拉使能配置寄存器 1: 使能 0: 禁止
2	P0PD2	端口 P02 下拉使能配置寄存器 1: 使能 0: 禁止
1	P0PD1	端口 P01 下拉使能配置寄存器 1: 使能 0: 禁止
0	Reserved	

8.5.1.11 端口 P0 开漏输出配置寄存器(P0OD)

偏移地址: 0x12C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0O	P0O	P0O	Res
												D3	D2	D1	
												RW	RW	RW	

位	标记	功能描述
31:4	Reserved	
3	P0OD3	端口 P03 开漏输出配置寄存器 1: 使能 0: 禁止
2	P0OD2	端口 P02 开漏输出配置寄存器 1: 使能 0: 禁止
1	P0OD1	端口 P01 开漏输出配置寄存器 1: 使能 0: 禁止
0	Reserved	

8.5.1.12 端口 P0 高电平中断使能配置寄存器(P0HIE)

偏移地址: 0x130

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0H	P0H	P0H	P0H
												IE3	IE2	IE1	IE0
												RW	RW	RW	RW

位	标记	功能描述
31:4	Reserved	
3	P0HIE3	端口 P03 高电平中断使能配置寄存器 1: 使能 0: 禁止
2	P0HIE2	端口 P02 高电平中断使能配置寄存器 1: 使能 0: 禁止
1	P0HIE1	端口 P01 高电平中断使能配置寄存器 1: 使能 0: 禁止
0	P0HIE0	端口 P00 高电平中断使能配置寄存器 1: 使能 0: 禁止

8.5.1.13 端口 P0 低电平中断使能配置寄存器(P0LIE)

偏移地址: 0x134

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0L	P0L	P0L	P0L
												IE3	IE2	IE1	IE0
												RW	RW	RW	RW

位	标记	功能描述
31:4	Reserved	
3	P0LIE3	端口 P03 低电平中断使能配置寄存器 1: 使能 0: 禁止
2	P0LIE2	端口 P02 低电平中断使能配置寄存器 1: 使能 0: 禁止
1	P0LIE1	端口 P01 低电平中断使能配置寄存器 1: 使能 0: 禁止
0	P0LIE0	端口 P00 低电平中断使能配置寄存器 1: 使能 0: 禁止

8.5.1.14 端口 P0 上升沿中断使能配置寄存器(P0RIE)

偏移地址: 0x138

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0R	P0R	P0R	P0R
												IE3	IE2	IE1	IE0
												RW	RW	RW	RW

位	标记	功能描述
31:4	Reserved	
3	P0RIE3	端口 P03 上升沿中断使能配置寄存器 1: 使能 0: 禁止
2	P0RIE2	端口 P02 上升沿中断使能配置寄存器 1: 使能 0: 禁止
1	P0RIE1	端口 P01 上升沿中断使能配置寄存器 1: 使能 0: 禁止
0	P0RIE0	端口 P00 上升沿中断使能配置寄存器 1: 使能 0: 禁止

8.5.1.15 端口 P0 下降沿中断使能配置寄存器(P0FIE)

偏移地址: 0x13C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0F	P0F	P0F	P0F
												IE3	IE2	IE1	IE0
												RW	RW	RW	RW

位	标记	功能描述
31:4	Reserved	
3	P0FIE3	端口 P03 下降沿中断使能配置寄存器 1: 使能 0: 禁止
2	P0FIE2	端口 P02 下降沿中断使能配置寄存器 1: 使能 0: 禁止
1	P0FIE1	端口 P01 下降沿中断使能配置寄存器 1: 使能 0: 禁止
0	P0FIE0	端口 P00 下降沿中断使能配置寄存器 1: 使能 0: 禁止

8.5.1.16 端口 P0 中断状态寄存器(P0_STAT)

偏移地址：0x200

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0S	P0S	P0S	P0S
												TA3	TA2	TA1	TA0
												RO	RO	RO	RO

位	标记	功能描述
31:4	Reserved	
3	P0STA3	端口 P03 中断状态寄存器 1: 中断触发 0: 无中断触发
2	P0STA2	端口 P02 中断状态寄存器 1: 中断触发 0: 无中断触发
1	P0STA1	端口 P01 中断状态寄存器 1: 中断触发 0: 无中断触发
0	P0STA0	端口 P00 中断状态寄存器 1: 中断触发 0: 无中断触发

8.5.1.17 端口 P0 中断清除寄存器(P0_ICLR)

偏移地址: 0x210

复位值: 0xffff ffff

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												P0C	P0C	P0C	P0C
												LR3	LR2	LR1	LR0
												RW	RW	RW	RW

位	标记	功能描述
31:4	Reserved	
3	P0CLR3	端口 P03 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
2	P0CLR2	端口 P02 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
1	P0CLR1	端口 P01 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
0	P0CLR0	端口 P00 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位

8.5.2 端口 P1 相关寄存器

8.5.2.1 端口 P14 功能配置寄存器(P14_SEL)

偏移地址：0x50

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P14_sel		
													RW		

位	标记	功能描述
31:3	Reserved	
2:0	P14_sel	端口 P14 功能选择. 000 ---- GPIO P14 001 ---- I2C_SCL I2C 模块时钟信号 010 ---- TIM2_TOGN Timer2 模块翻转信号的反向信号 011 ---- PCA_ECI PCA 模块外部时钟输入信号 100 ---- ADC_RDY ADC 模块 RDY 信号 101 ---- SPI_CS SPI 模块主机模式片选信号 110 ---- UART0_TXD UART0 模块 TXD 信号 111 ---- NC

8.5.2.2 端口 P15 功能配置寄存器(P15_SEL)

偏移地址: 0x54

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P15_sel		
													RW		

位	标记	功能描述																																
31:3	Reserved																																	
2:0	P15_sel	端口 P15 功能选择. <table><tr><td>000</td><td>----</td><td>GPIO P15</td><td></td></tr><tr><td>001</td><td>----</td><td>I2C_SDA</td><td>I2C 模块数据信号</td></tr><tr><td>010</td><td>----</td><td>TIM2_TOG</td><td>Timer2 模块翻转信号</td></tr><tr><td>011</td><td>----</td><td>TIM4_CHB</td><td>Advanced Timer 模块通道 0 B 信号</td></tr><tr><td>100</td><td>----</td><td>NC</td><td></td></tr><tr><td>101</td><td>----</td><td>SPI_SCK</td><td>SPI 模块时钟信号</td></tr><tr><td>110</td><td>----</td><td>UART0_RXD</td><td>UART0 模块 RXD 信号</td></tr><tr><td>111</td><td>----</td><td>LVD_OUT</td><td>LVD 模块输出信号</td></tr></table>	000	----	GPIO P15		001	----	I2C_SDA	I2C 模块数据信号	010	----	TIM2_TOG	Timer2 模块翻转信号	011	----	TIM4_CHB	Advanced Timer 模块通道 0 B 信号	100	----	NC		101	----	SPI_SCK	SPI 模块时钟信号	110	----	UART0_RXD	UART0 模块 RXD 信号	111	----	LVD_OUT	LVD 模块输出信号
000	----	GPIO P15																																
001	----	I2C_SDA	I2C 模块数据信号																															
010	----	TIM2_TOG	Timer2 模块翻转信号																															
011	----	TIM4_CHB	Advanced Timer 模块通道 0 B 信号																															
100	----	NC																																
101	----	SPI_SCK	SPI 模块时钟信号																															
110	----	UART0_RXD	UART0 模块 RXD 信号																															
111	----	LVD_OUT	LVD 模块输出信号																															

8.5.2.3 端口 P1 输入输出配置寄存器(P1DIR)

偏移地址: 0x140

复位值: 0xffff ffff

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										P1D	P1D	Reserved			
										IR5	IR4				
										RW	RW				

位	标记	功能描述
31:6	Reserved	
5	P1DIR5	端口 P15 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
4	P1DIR4	端口 P14 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
3:0	Reserved	

8.5.2.4 端口 P1 输入值寄存器(P1IN)

偏移地址: 0x144

复位值: NA

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										P1I	P1I	Reserved			
										N5	N4				
										RO	RO				

位	标记	功能描述
31:6	Reserved	
5	P1IN5	端口 P15 输入值寄存器 1: 输入为高电平 0: 输入为低电平
4	P1IN4	端口 P14 输入值寄存器 1: 输入为高电平 0: 输入为低电平
3:0	Reserved	

8.5.2.5 端口 P1 输出值配置寄存器(P1OUT)

偏移地址: 0x148

复位值: NA

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										P1O	P1O	Reserved			
										UT5	UT4				
										RW	RW				

位	标记	功能描述
31:6	Reserved	
5	P1OUT5	端口 P15 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出, 则需外部上拉电阻来拉高。 0: 输出低电平。
4	P1OUT4	端口 P14 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出, 则需外部上拉电阻来拉高。 0: 输出低电平。
3:0	Reserved	

8.5.2.6 端口 P1 数模配置寄存器(P1ADS)

偏移地址: 0x14C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										P1A	P1A	Reserved			
										DS5	DS4				
										RW	RW				

位	标记	功能描述
31:6	Reserved	
5	P1ADS5	端口 P15 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
4	P1ADS4	端口 P14 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
3:0	Reserved	

8.5.2.7 端口 P1 驱动能力配置寄存器(P1DR)

偏移地址：0x15C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										P1D	P1D	Reserved			
										R5	R4				
										RW	RW				

位	标记	功能描述
31:6	Reserved	
5	P1DR5	端口 P15 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
4	P1DR4	端口 P14 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
3:0	Reserved	

8.5.2.8 端口 P1 上拉使能配置寄存器(P1PU)

偏移地址: 0x160

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										P1P	P1P	Reserved			
										U5	U4				
										RW	RW				

位	标记	功能描述
31:6	Reserved	
5	P1PU5	端口 P15 上拉使能配置寄存器 1: 使能 0: 禁止
4	P1PU4	端口 P14 上拉使能配置寄存器 1: 使能 0: 禁止
3:0	Reserved	

8.5.2.9 端口 P1 下拉使能配置寄存器(P1PD)

偏移地址: 0x164

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										P1P	P1P	Reserved			
										D5	D4				
										RW	RW				

位	标记	功能描述
31:6	Reserved	
5	P1PD5	端口 P15 下拉使能配置寄存器 1: 使能 0: 禁止
4	P1PD4	端口 P14 下拉使能配置寄存器 1: 使能 0: 禁止
3:0	Reserved	

8.5.2.10 端口 P1 开漏输出配置寄存器(P1OD)

偏移地址: 0x16C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										P1O	P1O	Reserved			
										D5	D4				
										RW	RW				

位	标记	功能描述
31:6	Reserved	
5	P1OD5	端口 P15 开漏输出配置寄存器 1: 使能 0: 禁止
4	P1OD4	端口 P14 开漏输出配置寄存器 1: 使能 0: 禁止
3:0	Reserved	

8.5.2.11 端口 P1 高电平中断使能配置寄存器(P1HIE)

偏移地址：0x170

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										P1H	P1H	Reserved			
										IE5	IE4				
										RW	RW				

位	标记	功能描述
31:6	Reserved	
5	P1HIE5	端口 P15 高电平中断使能配置寄存器 1: 使能 0: 禁止
4	P1HIE4	端口 P14 高电平中断使能配置寄存器 1: 使能 0: 禁止
3:0	Reserved	

8.5.2.12 端口 P1 低电平中断使能配置寄存器(P1LIE)

偏移地址：0x174

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										P1L	P1L	Reserved			
										IE5	IE4				
										RW	RW				

位	标记	功能描述
31:6	Reserved	
5	P1LIE5	端口 P15 低电平中断使能配置寄存器 1: 使能 0: 禁止
4	P1LIE4	端口 P14 低电平中断使能配置寄存器 1: 使能 0: 禁止
3:0	Reserved	

8.5.2.13 端口 P1 上升沿中断使能配置寄存器(P1RIE)

偏移地址：0x178

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										P1R	P1R	Reserved			
										IE5	IE4				
										RW	RW				

位	标记	功能描述
31:6	Reserved	
5	P1RIE5	端口 P15 上升沿中断使能配置寄存器 1: 使能 0: 禁止
4	P1RIE4	端口 P14 上升沿中断使能配置寄存器 1: 使能 0: 禁止
3:0	Reserved	

8.5.2.14 端口 P1 下降沿中断使能配置寄存器(P1FIE)

偏移地址：0x17C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										P1F	P1F	Reserved			
										IE5	IE4				
										RW	RW				

位	标记	功能描述
31:6	Reserved	
5	P1FIE5	端口 P15 下降沿中断使能配置寄存器 1: 使能 0: 禁止
4	P1FIE4	端口 P14 下降沿中断使能配置寄存器 1: 使能 0: 禁止
3:0	Reserved	

8.5.2.15 端口 P1 中断状态寄存器(P1_STAT)

偏移地址: 0x240

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										PIS	PIS	Reserved			
										TA5	TA4				
										RO	RO				

位	标记	功能描述
31:6	Reserved	
5	P1STA5	端口 P15 中断状态寄存器 1: 中断触发 0: 无中断触发
4	P1STA4	端口 P14 中断状态寄存器 1: 中断触发 0: 无中断触发
3:0	Reserved	

8.5.2.16 端口 P1 中断清除寄存器(P1_ICLR)

偏移地址：0x250

复位值：0xffff ffff

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										PIC	PIC	Reserved			
										LR5	LR4				
										RW	RW				

位	标记	功能描述
31:6	Reserved	
5	P1CLR5	端口 P15 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
4	P1CLR4	端口 P14 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
3:0	Reserved	

8.5.3 端口 P2 相关寄存器

8.5.3.1 端口 P23 功能配置寄存器(P23_SEL)

偏移地址：0x8C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P23_sel		
													RW		

位	标记	功能描述
31:3	Reserved	
2:0	P23_sel	端口 P23 功能选择.
		000 ---- GPIO P23
		001 ---- TIM6_CHA Advanced Timer 模块通道 2 A 信号
		010 ---- TIM4_CHB Advanced Timer 模块通道 0 B 信号
		011 ---- TIM4_CHA Advanced Timer 模块通道 0 A 信号
		100 ---- PCA_CH0 PCA 模块通道 0 捕获/比较信号
		101 ---- SPI_MOSI SPI 模块主机输入从机输出数据信号
		110 ---- UART1_TXD UART1 模块 TXD 信号
		111 ---- IR_OUT 红外输出信号

8.5.3.2 端口 P24 功能配置寄存器(P24_SEL)

偏移地址: 0x90

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P24_sel		
													RW		

位	标记	功能描述																																
31:3	Reserved																																	
2:0	P24_sel	端口 P24 功能选择. <table><tr><td>000</td><td>----</td><td>GPIO P24</td><td></td></tr><tr><td>001</td><td>----</td><td>TIM4_CHB</td><td>Advanced Timer 模块通道 0 B 信号</td></tr><tr><td>010</td><td>----</td><td>TIM5_CHB</td><td>Advanced Timer 模块通道 1 B 信号</td></tr><tr><td>011</td><td>----</td><td>HCLK_OUT</td><td>AHB 总线时钟输出信号</td></tr><tr><td>100</td><td>----</td><td>PCA_CH1</td><td>PCA 模块通道 1 捕获/比较信号</td></tr><tr><td>101</td><td>----</td><td>SPI_MOSI</td><td>SPI 模块主机输出从机输入数据信号</td></tr><tr><td>110</td><td>----</td><td>UART1_RXD</td><td>UART1 模块 RXD 信号</td></tr><tr><td>111</td><td>----</td><td>VC1_OUT</td><td>VC1 模块输出</td></tr></table>	000	----	GPIO P24		001	----	TIM4_CHB	Advanced Timer 模块通道 0 B 信号	010	----	TIM5_CHB	Advanced Timer 模块通道 1 B 信号	011	----	HCLK_OUT	AHB 总线时钟输出信号	100	----	PCA_CH1	PCA 模块通道 1 捕获/比较信号	101	----	SPI_MOSI	SPI 模块主机输出从机输入数据信号	110	----	UART1_RXD	UART1 模块 RXD 信号	111	----	VC1_OUT	VC1 模块输出
000	----	GPIO P24																																
001	----	TIM4_CHB	Advanced Timer 模块通道 0 B 信号																															
010	----	TIM5_CHB	Advanced Timer 模块通道 1 B 信号																															
011	----	HCLK_OUT	AHB 总线时钟输出信号																															
100	----	PCA_CH1	PCA 模块通道 1 捕获/比较信号																															
101	----	SPI_MOSI	SPI 模块主机输出从机输入数据信号																															
110	----	UART1_RXD	UART1 模块 RXD 信号																															
111	----	VC1_OUT	VC1 模块输出																															

8.5.3.3 端口 P25 功能配置寄存器(P25_SEL)

偏移地址：0x94

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P25_sel		
													RW		

位	标记	功能描述
31:3	Reserved	
2:0	P25_sel	端口 P25 功能选择. 000 ---- GPIO P25 001 ---- SPI_SCK SPI 模块时钟信号 010 ---- PCA_CH0 PCA 模块通道 0 捕获/比较信号 011 ---- TIM5_CHA Advanced Timer 模块通道 1 A 信号 100 ---- LVD_OUT LVD 模块输出信号 101 ---- NC 110 ---- I2C_SDA I2C 模块数据信号 111 ---- TIM1_GATE Timer1 模块门控信号

8.5.3.4 端口 P26 功能配置寄存器(P26_SEL)

偏移地址: 0x98

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P26_sel		
													RW		

位	标记	功能描述
31:3	Reserved	
2:0	P26_sel	端口 P26 功能选择. 000 ---- GPIO P26 001 ---- SPI_MOSI SPI 模块主机输出从机输入数据信号 010 ---- TIM4_CHA Advanced Timer 模块通道 0 A 信号 011 ---- TIM5_CHB Advanced Timer 模块通道 1 B 信号 100 ---- PCA_CH2 PCA 模块通道 2 捕获/比较信号 101 ---- NC 110 ---- I2C_SCL I2C 模块时钟信号 111 ---- TIM1_EXT Timer1 模块外部时钟输入信号

8.5.3.5 端口 P27 功能配置寄存器(P27_SEL)

偏移地址: 0x9C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P27_sel		
													RW		

位	标记	功能描述																																
31:3	Reserved																																	
2:0	P27_sel	端口 P27 功能选择. <table><tr><td>000</td><td>----</td><td>GPIO P27</td><td></td></tr><tr><td>001</td><td>----</td><td>SPI_MOSI</td><td>SPI 模块主机输入从机输出数据信号</td></tr><tr><td>010</td><td>----</td><td>TIM5_CHA</td><td>Advanced Timer 模块通道 1 A 信号</td></tr><tr><td>011</td><td>----</td><td>TIM6_CHA</td><td>Advanced Timer 模块通道 2 A 信号</td></tr><tr><td>100</td><td>----</td><td>PCA_CH3</td><td>PCA 模块通道 3 捕获/比较信号</td></tr><tr><td>101</td><td>----</td><td>UART0_RXD</td><td>UART0 模块 RXD 信号</td></tr><tr><td>110</td><td>----</td><td>RCH_OUT</td><td>内部 24M RC 时钟输出信号</td></tr><tr><td>111</td><td>----</td><td>XTH_OUT</td><td>外部 32M 晶振输出信号</td></tr></table>	000	----	GPIO P27		001	----	SPI_MOSI	SPI 模块主机输入从机输出数据信号	010	----	TIM5_CHA	Advanced Timer 模块通道 1 A 信号	011	----	TIM6_CHA	Advanced Timer 模块通道 2 A 信号	100	----	PCA_CH3	PCA 模块通道 3 捕获/比较信号	101	----	UART0_RXD	UART0 模块 RXD 信号	110	----	RCH_OUT	内部 24M RC 时钟输出信号	111	----	XTH_OUT	外部 32M 晶振输出信号
000	----	GPIO P27																																
001	----	SPI_MOSI	SPI 模块主机输入从机输出数据信号																															
010	----	TIM5_CHA	Advanced Timer 模块通道 1 A 信号																															
011	----	TIM6_CHA	Advanced Timer 模块通道 2 A 信号																															
100	----	PCA_CH3	PCA 模块通道 3 捕获/比较信号																															
101	----	UART0_RXD	UART0 模块 RXD 信号																															
110	----	RCH_OUT	内部 24M RC 时钟输出信号																															
111	----	XTH_OUT	外部 32M 晶振输出信号																															

8.5.3.6 端口 P2 输入输出配置寄存器(P2DIR)

偏移地址：0x180

复位值：0xffff ffff

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2D	P2D	P2D	P2D	P2D	Reserved		
								IR7	IR6	IR5	IR4	IR3			
								RW	RW	RW	RW	RW			

位	标记	功能描述
31:8	Reserved	
7	P2DIR7	端口 P27 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
6	P2DIR6	端口 P26 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
5	P2DIR5	端口 P25 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
4	P2DIR4	端口 P24 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
3	P2DIR3	端口 P23 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
2:0	Reserved	

8.5.3.7 端口 P2 输入值寄存器(P2IN)

偏移地址: 0x184

复位值: NA

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2I	P2I	P2I	P2I	P2I	Reserved		
								N7	N6	N5	N4	N3			
								RO	RO	RO	RO	RO			

位	标记	功能描述
31:8	Reserved	
7	P2IN7	端口 P27 输入值寄存器 1: 输入为高电平 0: 输入为低电平
6	P2IN6	端口 P26 输入值寄存器 1: 输入为高电平 0: 输入为低电平
5	P2IN5	端口 P25 输入值寄存器 1: 输入为高电平 0: 输入为低电平
4	P2IN4	端口 P24 输入值寄存器 1: 输入为高电平 0: 输入为低电平
3	P2IN3	端口 P23 输入值寄存器 1: 输入为高电平 0: 输入为低电平
2:0	Reserved	

8.5.3.8 端口 P2 输出值配置寄存器(P2OUT)

偏移地址：0x188

复位值：NA

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2O	P2O	P2O	P2O	P2O	Reserved		
								UT7	UT6	UT5	UT4	UT3			
								RW	RW	RW	RW	RW			

位	标记	功能描述
31:8	Reserved	
7	P2OUT7	端口 P27 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
6	P2OUT6	端口 P26 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
5	P2OUT5	端口 P25 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
4	P2OUT4	端口 P24 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
3	P2OUT3	端口 P23 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
2:0	Reserved	

8.5.3.9 端口 P2 数模配置寄存器(P2ADS)

偏移地址：0x18C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2A	P2A	P2A	P2A	P2A	Reserved		
								DS7	DS6	DS5	DS4	DS3			
								RW	RW	RW	RW	RW			

位	标记	功能描述
31:8	Reserved	
7	P2ADS7	端口 P27 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
6	P2ADS6	端口 P26 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
5	P2ADS5	端口 P25 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
4	P2ADS4	端口 P24 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
3	P2ADS3	端口 P23 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
2:0	Reserved	

8.5.3.10 端口 P2 驱动能力配置寄存器(P2DR)

偏移地址：0x19C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2D	P2D	P2D	P2D	P2D	Reserved		
								R7	R6	R5	R4	R3			
								RW	RW	RW	RW	RW			

位	标记	功能描述
31:8	Reserved	
7	P2DR7	端口 P27 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
6	P2DR6	端口 P26 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
5	P2DR5	端口 P25 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
4	P2DR4	端口 P24 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
3	P2DR3	端口 P23 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
2:0	Reserved	

8.5.3.11 端口 P2 上拉使能配置寄存器(P2PU)

偏移地址: 0x1A0

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2P	P2P	P2P	P2P	P2P	Reserved		
								U7	U6	U5	U4	U3			
								RW	RW	RW	RW	RW			

位	标记	功能描述
31:8	Reserved	
7	P2PU7	端口 P27 上拉使能配置寄存器 1: 使能 0: 禁止
6	P2PU6	端口 P26 上拉使能配置寄存器 1: 使能 0: 禁止
5	P2PU5	端口 P25 上拉使能配置寄存器 1: 使能 0: 禁止
4	P2PU4	端口 P24 上拉使能配置寄存器 1: 使能 0: 禁止
3	P2PU3	端口 P23 上拉使能配置寄存器 1: 使能 0: 禁止
2:0	Reserved	

8.5.3.12 端口 P2 下拉使能配置寄存器(P2PD)

偏移地址：0x1A4

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2P	P2P	P2P	P2P	P2P	Reserved		
								D7	D6	D5	D4	D3			
								RW	RW	RW	RW	RW			

位	标记	功能描述
31:8	Reserved	
7	P2PD7	端口 P27 下拉使能配置寄存器 1: 使能 0: 禁止
6	P2PD6	端口 P26 下拉使能配置寄存器 1: 使能 0: 禁止
5	P2PD5	端口 P25 下拉使能配置寄存器 1: 使能 0: 禁止
4	P2PD4	端口 P24 下拉使能配置寄存器 1: 使能 0: 禁止
3	P2PD3	端口 P23 下拉使能配置寄存器 1: 使能 0: 禁止
2:0	Reserved	

8.5.3.13 端口 P2 开漏输出配置寄存器(P2OD)

偏移地址：0x1AC

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2O	P2O	P2O	P2O	P2O	Reserved		
								D7	D6	D5	D4	D3			
								RW	RW	RW	RW	RW			

位	标记	功能描述
31:8	Reserved	
7	P2OD7	端口 P27 开漏输出配置寄存器 1: 使能 0: 禁止
6	P2OD6	端口 P26 开漏输出配置寄存器 1: 使能 0: 禁止
5	P2OD5	端口 P25 开漏输出配置寄存器 1: 使能 0: 禁止
4	P2OD4	端口 P24 开漏输出配置寄存器 1: 使能 0: 禁止
3	P2OD3	端口 P23 开漏输出配置寄存器 1: 使能 0: 禁止
2:0	Reserved	

8.5.3.14 端口 P2 高电平中断使能配置寄存器(P2HIE)

偏移地址：0x1B0

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2H	P2H	P2H	P2H	P2H	Reserved		
								IE7	IE6	IE5	IE4	IE3			
								RW	RW	RW	RW	RW			

位	标记	功能描述
31:8	Reserved	
7	P2HIE7	端口 P27 高电平中断使能配置寄存器 1: 使能 0: 禁止
6	P2HIE6	端口 P26 高电平中断使能配置寄存器 1: 使能 0: 禁止
5	P2HIE5	端口 P25 高电平中断使能配置寄存器 1: 使能 0: 禁止
4	P2HIE4	端口 P24 高电平中断使能配置寄存器 1: 使能 0: 禁止
3	P2HIE3	端口 P23 高电平中断使能配置寄存器 1: 使能 0: 禁止
2:0	Reserved	

8.5.3.15 端口 P2 低电平中断使能配置寄存器(P2LIE)

偏移地址：0x1B4

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2L	P2L	P2L	P2L	P2L	Reserved		
								IE7	IE6	IE5	IE4	IE3			
								RW	RW	RW	RW	RW			

位	标记	功能描述
31:8	Reserved	
7	P2LIE7	端口 P27 低电平中断使能配置寄存器 1: 使能 0: 禁止
6	P2LIE6	端口 P26 低电平中断使能配置寄存器 1: 使能 0: 禁止
5	P2LIE5	端口 P25 低电平中断使能配置寄存器 1: 使能 0: 禁止
4	P2LIE4	端口 P24 低电平中断使能配置寄存器 1: 使能 0: 禁止
3	P2LIE3	端口 P23 低电平中断使能配置寄存器 1: 使能 0: 禁止
2:0	Reserved	

8.5.3.16 端口 P2 上升沿中断使能配置寄存器(P2RIE)

偏移地址：0x1B8

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2R	P2R	P2R	P2R	P2R	Reserved		
								IE7	IE6	IE5	IE4	IE3			
								RW	RW	RW	RW	RW			

位	标记	功能描述
31:8	Reserved	
7	P2RIE7	端口 P27 上升沿中断使能配置寄存器 1: 使能 0: 禁止
6	P2RIE6	端口 P26 上升沿中断使能配置寄存器 1: 使能 0: 禁止
5	P2RIE5	端口 P25 上升沿中断使能配置寄存器 1: 使能 0: 禁止
4	P2RIE4	端口 P24 上升沿中断使能配置寄存器 1: 使能 0: 禁止
3	P2RIE3	端口 P23 上升沿中断使能配置寄存器 1: 使能 0: 禁止
2:0	Reserved	

8.5.3.17 端口 P2 下降沿中断使能配置寄存器(P2FIE)

偏移地址：0x1BC

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2F	P2F	P2F	P2F	P2F	Reserved		
								IE7	IE6	IE5	IE4	IE3			
								RW	RW	RW	RW	RW			

位	标记	功能描述
31:8	Reserved	
7	P2FIE7	端口 P27 下降沿中断使能配置寄存器 1: 使能 0: 禁止
6	P2FIE6	端口 P26 下降沿中断使能配置寄存器 1: 使能 0: 禁止
5	P2FIE5	端口 P25 下降沿中断使能配置寄存器 1: 使能 0: 禁止
4	P2FIE4	端口 P24 下降沿中断使能配置寄存器 1: 使能 0: 禁止
3	P2FIE3	端口 P23 下降沿中断使能配置寄存器 1: 使能 0: 禁止
2:0	Reserved	

8.5.3.18 端口 P2 中断状态寄存器(P2_STAT)

偏移地址：0x280

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2S	P2S	P2S	P2S	P2S	Reserved		
								TA7	TA6	TA5	TA4	TA3			
								RO	RO	RO	RO	RO			

位	标记	功能描述
31:8	Reserved	
7	P2STA7	端口 P27 中断状态寄存器 1: 中断触发 0: 无中断触发
6	P2STA6	端口 P26 中断状态寄存器 1: 中断触发 0: 无中断触发
5	P2STA5	端口 P25 中断状态寄存器 1: 中断触发 0: 无中断触发
4	P2STA4	端口 P24 中断状态寄存器 1: 中断触发 0: 无中断触发
3	P2STA3	端口 P23 中断状态寄存器 1: 中断触发 0: 无中断触发
2:0	Reserved	

8.5.3.19 端口 P2 中断清除寄存器(P2_ICLR)

偏移地址：0x290

复位值：0xffff ffff

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								P2C	P2C	P2C	P2C	P2C	Reserved		
								LR7	LR6	LR5	LR4	LR3			
								RW	RW	RW	RW	RW			

位	标记	功能描述
31:8	Reserved	
7	P2CLR7	端口 P27 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
6	P2CLR6	端口 P26 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
5	P2CLR5	端口 P25 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
4	P2CLR4	端口 P24 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
3	P2CLR3	端口 P23 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
2:0	Reserved	

8.5.4 端口 P3 相关寄存器

8.5.4.1 端口 P31 功能配置寄存器(P31_SEL)

偏移地址: 0xC4

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P31_sel		
													RW		

位	标记	功能描述
31:3	Reserved	
2:0	P31_sel	端口 P31 功能选择. 000 ---- GPIO P31 001 ---- NC 010 ---- PCA_ECI PCA 模块外部时钟输入信号 011 ---- PCLK_OUT APB 总线时钟输出信号 100 ---- VC0_OUT VC0 模块输出 101 ---- UART0_TXD UART0 模块 TXD 信号 110 ---- RCL_OUT 内部 38K RC 时钟输出信号 111 ---- HCLK_OUT AHB 总线时钟输出信号

8.5.4.2 端口 P32 功能配置寄存器(P32_SEL)

偏移地址: 0xC8

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P32_sel		
													RW		

位	标记	功能描述	
31:3	Reserved		
2:0	P32_sel	端口 P32 功能选择.	
		000	---- GPIO P32
		001	---- NC
		010	---- PCA_CH2 PCA 模块通道 2 捕获/比较信号
		011	---- TIM6_CHB Advanced Timer 模块通道 2 B 信号
		100	---- VC1_OUT VC1 模块输出
		101	---- UART1_TXD UART1 模块 TXD 信号
		110	---- PCA_CH4 PCA 模块通道 4 捕获/比较信号
		111	---- NC

8.5.4.3 端口 P33 功能配置寄存器(P33_SEL)

偏移地址：0xCC

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P33_sel		
													RW		

位	标记	功能描述	
31:3	Reserved		
2:0	P33_sel	端口 P33 功能选择.	
		000	---- GPIO P33
		001	---- NC
		010	---- PCA_CH1 PCA 模块通道 1 捕获/比较信号
		011	---- TIM5_CHB Advanced Timer 模块通道 1 B 信号
		100	---- PCA_ECI PCA 模块外部时钟输入信号
		101	---- UART1_RXD UART1 模块 RXD 信号
		110	---- Reserved 保留
111	---- TIM1_TOGN Timer1 模块翻转信号的反向信号		

8.5.4.4 端口 P34 功能配置寄存器(P34_SEL)

偏移地址: 0xD0

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P34_sel		
													RW		

位	标记	功能描述	
31:3	Reserved		
2:0	P34_sel	端口 P34 功能选择.	
		000	---- GPIO P34
		001	---- PCA_CH0 PCA 模块通道 0 捕获/比较信号
		010	---- NC
		011	---- TIM5_CHA Advanced Timer 模块通道 1 A 信号
		100	---- TIM0_EXT Timer0 模块外部时钟输入信号
		101	---- TIM4_CHA Advanced Timer 模块通道 0 A 信号
		110	---- NC
111	---- TIM1_TOG Timer1 模块翻转信号		

8.5.4.5 端口 P35 功能配置寄存器(P35_SEL)

偏移地址：0xD4

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P35_sel		
													RW		

位	标记	功能描述																																
31:3	Reserved																																	
2:0	P35_sel	端口 P35 功能选择. <table><tr><td>000</td><td>----</td><td>GPIO P35</td><td></td></tr><tr><td>001</td><td>----</td><td>UART1_TXD</td><td>UART1 模块 TXD 信号</td></tr><tr><td>010</td><td>----</td><td>TIM6_CHB</td><td>Advanced Timer 模块通道 2 B 信号</td></tr><tr><td>011</td><td>----</td><td>UART0_TXD</td><td>UART0 模块 TXD 信号</td></tr><tr><td>100</td><td>----</td><td>TIM0_GATE</td><td>Timer0 模块门控信号</td></tr><tr><td>101</td><td>----</td><td>TIM4_CHB</td><td>Advanced Timer 模块通道 0 B 信号</td></tr><tr><td>110</td><td>----</td><td>SPI_MOSI</td><td>SPI 模块主机输入从机输出数据信号</td></tr><tr><td>111</td><td>----</td><td>I2C_SDA</td><td>I2C 模块数据信号</td></tr></table>	000	----	GPIO P35		001	----	UART1_TXD	UART1 模块 TXD 信号	010	----	TIM6_CHB	Advanced Timer 模块通道 2 B 信号	011	----	UART0_TXD	UART0 模块 TXD 信号	100	----	TIM0_GATE	Timer0 模块门控信号	101	----	TIM4_CHB	Advanced Timer 模块通道 0 B 信号	110	----	SPI_MOSI	SPI 模块主机输入从机输出数据信号	111	----	I2C_SDA	I2C 模块数据信号
000	----	GPIO P35																																
001	----	UART1_TXD	UART1 模块 TXD 信号																															
010	----	TIM6_CHB	Advanced Timer 模块通道 2 B 信号																															
011	----	UART0_TXD	UART0 模块 TXD 信号																															
100	----	TIM0_GATE	Timer0 模块门控信号																															
101	----	TIM4_CHB	Advanced Timer 模块通道 0 B 信号																															
110	----	SPI_MOSI	SPI 模块主机输入从机输出数据信号																															
111	----	I2C_SDA	I2C 模块数据信号																															

8.5.4.6 端口 P36 功能配置寄存器(P36_SEL)

偏移地址：0xD8

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													P36_sel		
													RW		

位	标记	功能描述			
31:3	Reserved				
2:0	P36_sel	端口 P36 功能选择.			
		000	----	GPIO P36	
		001	----	UART1_RXD	UART1 模块 RXD 信号
		010	----	TIM6_CHA	Advanced Time r 模块通道 2 A 信号
		011	----	UART0_RXD	UART0 模块 RXD 信号
		100	----	PCA_CH4	PCA 模块通道 4 捕获/比较信号
		101	----	TIM5_CHA	Advanced Timer 模块通道 1 A 信号
		110	----	SPI_MOSI	SPI 模块主机输出从机输入数据信号
		111	----	I2C_SCL	I2C 模块时钟信号

8.5.4.7 端口 P3 输入输出配置寄存器(P3DIR)

偏移地址: 0x1C0

复位值: 0xffff ffff

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3D	P3D	P3D	P3D	P3D	P3D	Res
									IR6	IR5	IR4	IR3	IR2	IR1	
									RW	RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	P3DIR6	端口 P36 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
5	P3DIR5	端口 P35 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
4	P3DIR4	端口 P34 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
3	P3DIR3	端口 P33 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
2	P3DIR2	端口 P32 输入输出配置寄存器 1: 配置成输入 0: 配置成输出
1	P3DIR1	端口 P31 输入输出配置寄存器

		1: 配置成输入 0: 配置成输出
0	Reserved	

8.5.4.8 端口 P3 输入值寄存器(P3IN)

偏移地址：0x1C4

复位值：NA

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3I	P3I	P3I	P3I	P3I	P3I	Res
									N6	N5	N4	N3	N2	N1	
									RO	RO	RO	RO	RO	RO	

位	标记	功能描述
31:7	Reserved	
6	P3IN6	端口 P36 输入值寄存器 1: 输入为高电平 0: 输入为低电平
5	P3IN5	端口 P35 输入值寄存器 1: 输入为高电平 0: 输入为低电平
4	P3IN4	端口 P34 输入值寄存器 1: 输入为高电平 0: 输入为低电平
3	P3IN3	端口 P33 输入值寄存器 1: 输入为高电平 0: 输入为低电平
2	P3IN2	端口 P32 输入值寄存器 1: 输入为高电平 0: 输入为低电平
1	P3IN1	端口 P31 输入值寄存器

		1: 输入为高电平 0: 输入为低电平
0	Reserved	

8.5.4.9 端口 P3 输出值配置寄存器(P3OUT)

偏移地址：0x1C8

复位值：NA

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3O	P3O	P3O	P3O	P3O	P3O	Res
									UT6	UT5	UT4	UT3	UT2	UT1	
									RW	RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	P3OUT6	端口 P36 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
5	P3OUT5	端口 P35 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
4	P3OUT4	端口 P34 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
3	P3OUT3	端口 P33 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
2	P3OUT2	端口 P32 输出值配置寄存器 1: 输出高电平。如果配置成开漏输出，则需外部上拉电阻来拉高。 0: 输出低电平。
1	P3OUT1	端口 P31 输出值配置寄存器

		1: 输出高电平。如果配置成开漏输出, 则需外部上拉电阻来拉高。 0: 输出低电平。
0	Reserved	

8.5.4.10 端口 P3 数模配置寄存器(P3ADS)

偏移地址：0x1CC

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3A	P3A	P3A	P3A	P3A	P3A	Res
									DS6	DS5	DS4	DS3	DS2	DS1	
									RW	RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	P3ADS6	端口 P36 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
5	P3ADS5	端口 P35 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
4	P3ADS4	端口 P34 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
3	P3ADS3	端口 P33 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
2	P3ADS2	端口 P32 数模配置寄存器 1: 配置为模拟端口 0: 配置为数字端口
1	P3ADS1	端口 P31 数模配置寄存器

		1: 配置为模拟端口 0: 配置为数字端口
0	Reserved	

8.5.4.11 端口 P3 驱动能力配置寄存器(P3DR)

偏移地址：0x1DC

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3D	P3D	P3D	P3D	P3D	P3D	Res
									R6	R5	R4	R3	R2	R1	
									RW	RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	P3DR6	端口 P36 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
5	P3DR5	端口 P35 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
4	P3DR4	端口 P34 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
3	P3DR3	端口 P33 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
2	P3DR2	端口 P32 驱动能力配置寄存器 1: 低驱动能力 0: 高驱动能力
1	P3DR1	端口 P31 驱动能力配置寄存器

		1: 低驱动能力 0: 高驱动能力
0	Reserved	

8.5.4.12 端口 P3 上拉使能配置寄存器(P3PU)

偏移地址: 0x1E0

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3P	P3P	P3P	P3P	P3P	P3P	Res
									U6	U5	U4	U3	U2	U1	
									RW	RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	P3PU6	端口 P36 上拉使能配置寄存器 1: 使能 0: 禁止
5	P3PU5	端口 P35 上拉使能配置寄存器 1: 使能 0: 禁止
4	P3PU4	端口 P34 上拉使能配置寄存器 1: 使能 0: 禁止
3	P3PU3	端口 P33 上拉使能配置寄存器 1: 使能 0: 禁止
2	P3PU2	端口 P32 上拉使能配置寄存器 1: 使能 0: 禁止
1	P3PU1	端口 P31 上拉使能配置寄存器

		1: 使能 0: 禁止
0	Reserved	

8.5.4.13 端口 P3 下拉使能配置寄存器(P3PD)

偏移地址：0x1E4

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3P	P3P	P3P	P3P	P3P	P3P	Res
									D6	D5	D4	D3	D2	D1	
									RW	RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	P3PD6	端口 P36 下拉使能配置寄存器 1: 使能 0: 禁止
5	P3PD5	端口 P35 下拉使能配置寄存器 1: 使能 0: 禁止
4	P3PD4	端口 P34 下拉使能配置寄存器 1: 使能 0: 禁止
3	P3PD3	端口 P33 下拉使能配置寄存器 1: 使能 0: 禁止
2	P3PD2	端口 P32 下拉使能配置寄存器 1: 使能 0: 禁止
1	P3PD1	端口 P31 下拉使能配置寄存器

		1: 使能 0: 禁止
0	Reserved	

8.5.4.14 端口 P3 开漏输出配置寄存器(P3OD)

偏移地址: 0x1EC

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3O	P3O	P3O	P3O	P3O	P3O	Res
									D6	D5	D4	D3	D2	D1	
									RW	RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	P3OD6	端口 P36 开漏输出配置寄存器 1: 使能 0: 禁止
5	P3OD5	端口 P35 开漏输出配置寄存器 1: 使能 0: 禁止
4	P3OD4	端口 P34 开漏输出配置寄存器 1: 使能 0: 禁止
3	P3OD3	端口 P33 开漏输出配置寄存器 1: 使能 0: 禁止
2	P3OD2	端口 P32 开漏输出配置寄存器 1: 使能 0: 禁止
1	P3OD1	端口 P31 开漏输出配置寄存器

		1: 使能 0: 禁止
0	Reserved	

8.5.4.15 端口 P3 高电平中断使能配置寄存器(P3HIE)

偏移地址: 0x1F0

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3H	P3H	P3H	P3H	P3H	P3H	Res
									IE6	IE5	IE4	IE3	IE2	IE1	
									RW	RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	P3HIE6	端口 P36 高电平中断使能配置寄存器 1: 使能 0: 禁止
5	P3HIE5	端口 P35 高电平中断使能配置寄存器 1: 使能 0: 禁止
4	P3HIE4	端口 P34 高电平中断使能配置寄存器 1: 使能 0: 禁止
3	P3HIE3	端口 P33 高电平中断使能配置寄存器 1: 使能 0: 禁止
2	P3HIE2	端口 P32 高电平中断使能配置寄存器 1: 使能 0: 禁止
1	P3HIE1	端口 P31 高电平中断使能配置寄存器

		1: 使能 0: 禁止
0	Reserved	

8.5.4.16 端口 P3 低电平中断使能配置寄存器(P3LIE)

偏移地址：0x1F4

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3L	P3L	P3L	P3L	P3L	P3L	Res
									IE6	IE5	IE4	IE3	IE2	IE1	
									RW	RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	P3LIE6	端口 P36 低电平中断使能配置寄存器 1: 使能 0: 禁止
5	P3LIE5	端口 P35 低电平中断使能配置寄存器 1: 使能 0: 禁止
4	P3LIE4	端口 P34 低电平中断使能配置寄存器 1: 使能 0: 禁止
3	P3LIE3	端口 P33 低电平中断使能配置寄存器 1: 使能 0: 禁止
2	P3LIE2	端口 P32 低电平中断使能配置寄存器 1: 使能 0: 禁止
1	P3LIE1	端口 P31 低电平中断使能配置寄存器

		1: 使能 0: 禁止
0	Reserved	

8.5.4.17 端口 P3 上升沿中断使能配置寄存器(P3RIE)

偏移地址：0x1F8

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3R	P3R	P3R	P3R	P3R	P3R	Res
									IE6	IE5	IE4	IE3	IE2	IE1	
									RW	RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	P3RIE6	端口 P36 上升沿中断使能配置寄存器 1: 使能 0: 禁止
5	P3RIE5	端口 P35 上升沿中断使能配置寄存器 1: 使能 0: 禁止
4	P3RIE4	端口 P34 上升沿中断使能配置寄存器 1: 使能 0: 禁止
3	P3RIE3	端口 P33 上升沿中断使能配置寄存器 1: 使能 0: 禁止
2	P3RIE2	端口 P32 上升沿中断使能配置寄存器 1: 使能 0: 禁止
1	P3RIE1	端口 P31 上升沿中断使能配置寄存器

		1: 使能 0: 禁止
0	Reserved	

8.5.4.18 端口 P3 下降沿中断使能配置寄存器(P3FIE)

偏移地址：0x1FC

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3F	P3F	P3F	P3F	P3F	P3F	Res
									IE6	IE5	IE4	IE3	IE2	IE1	
									RW	RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	P3FIE6	端口 P36 下降沿中断使能配置寄存器 1: 使能 0: 禁止
5	P3FIE5	端口 P35 下降沿中断使能配置寄存器 1: 使能 0: 禁止
4	P3FIE4	端口 P34 下降沿中断使能配置寄存器 1: 使能 0: 禁止
3	P3FIE3	端口 P33 下降沿中断使能配置寄存器 1: 使能 0: 禁止
2	P3FIE2	端口 P32 下降沿中断使能配置寄存器 1: 使能 0: 禁止
1	P3FIE1	端口 P31 下降沿中断使能配置寄存器

		1: 使能 0: 禁止
0	Reserved	

8.5.4.19 端口 P3 中断状态寄存器(P3_STAT)

偏移地址：0x2C0

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3S	P3S	P3S	P3S	P3S	P3S	Res
									TA6	TA5	TA4	TA3	TA2	TA1	
									RO	RO	RO	RO	RO	RO	

位	标记	功能描述
31:7	Reserved	
6	P3STA6	端口 P36 中断状态寄存器 1: 中断触发 0: 无中断触发
5	P3STA5	端口 P35 中断状态寄存器 1: 中断触发 0: 无中断触发
4	P3STA4	端口 P34 中断状态寄存器 1: 中断触发 0: 无中断触发
3	P3STA3	端口 P33 中断状态寄存器 1: 中断触发 0: 无中断触发
2	P3STA2	端口 P32 中断状态寄存器 1: 中断触发 0: 无中断触发
1	P3STA1	端口 P31 中断状态寄存器

		1: 中断触发 0: 无中断触发
0	Reserved	

8.5.4.20 端口 P3 中断清除寄存器(P3_ICLR)

偏移地址：0x2D0

复位值：0xffff ffff

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									P3C	P3C	P3C	P3C	P3C	P3C	Res
									LR6	LR5	LR4	LR3	LR2	LR1	
									RW	RW	RW	RW	RW	RW	

位	标记	功能描述
31:7	Reserved	
6	P3CLR6	端口 P36 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
5	P3CLR5	端口 P35 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
4	P3CLR4	端口 P34 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
3	P3CLR3	端口 P33 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
2	P3CLR2	端口 P32 中断清除寄存器 1: 保留中断标志位 0: 清除中断标志位
1	P3CLR1	端口 P31 中断清除寄存器

		1: 保留中断标志位 0: 清除中断标志位
0	Reserved	

8.5.5 端口辅助功能相关寄存器

8.5.5.1 端口辅助功能配置寄存器 0(GPIO_CTRL0)

偏移地址：0x300

复位值：0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														IES	
														EL	
														RW	

位	标记	功能描述
31:1	Reserved	
0	IESEL	端口中断模式选择寄存器 1: DEEPSLEEP 模式 0: ACTIVE/SLEEP 模式

注：当系统处于 ACTIVE/SLEEP 模式下时，系统时钟不会被关闭，可以将 IESEL 设置为 0，此时触发端口中断的外部信号源将经过系统时钟同步之后产生中断信号，可以滤除外部信号源的毛刺。当系统即将进入 DEEPSLEEP 模式下时，系统时钟将被关闭，可以将 IESEL 设置为 1，此时触发端口中断的外部信号源直接产生中断信号，不能滤除外部信号源的毛刺。

8.5.5.2 端口辅助功能配置寄存器 1(GPIO_CTRL1)

偏移地址：0x304

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res	ir_p	hclk	pclk	hclk_sel		pclk_sel		ssn_sel				ext_clk_sel			
	ol	_en	_en												
	RW	RW	RW	RW		RW		RW				RW			

位	标记	功能描述								
31:15	Reserved									
14	ir_pol	IR 输出极性选择. 0 – 正向输出 1 – 反向输出								
13	hclk_en	hclk 输出门控. 0 – 门控 1 – 输出								
12	pclk_en	pclk 输出门控. 0 – 门控 1 – 输出								
11:10	hclk_sel	hclk 输出分频选择 <table><tr><td>0 0</td><td>hclk</td></tr><tr><td>0 1</td><td>hclk/2</td></tr><tr><td>1 0</td><td>hclk/4</td></tr><tr><td>1 1</td><td>hclk/8</td></tr></table> hclk hclk/2 hclk/4 hclk/8	0 0	hclk	0 1	hclk/2	1 0	hclk/4	1 1	hclk/8
0 0	hclk									
0 1	hclk/2									
1 0	hclk/4									
1 1	hclk/8									
9:8	pclk_sel	pclk 输出分频选择 <table><tr><td>0 0</td><td>pclk</td></tr></table>	0 0	pclk						
0 0	pclk									

		<table><tr><td>0 1</td><td>pclk/2</td></tr><tr><td>1 0</td><td>pclk/4</td></tr><tr><td>1 1</td><td>pclk/8</td></tr></table> pclk  pclk/2  pclk/4  pclk/8 	0 1	pclk/2	1 0	pclk/4	1 1	pclk/8																										
0 1	pclk/2																																	
1 0	pclk/4																																	
1 1	pclk/8																																	
7:4	ssn_sel	SPI SSN 信号来源选择 <table><tr><td>0000</td><td>高电平</td></tr><tr><td>0001</td><td>P35</td></tr><tr><td>0010</td><td>P36</td></tr><tr><td>0011</td><td>P01</td></tr><tr><td>0100</td><td>P02</td></tr><tr><td>0101</td><td>P03</td></tr><tr><td>0110</td><td>P15</td></tr><tr><td>0111</td><td>P14</td></tr><tr><td>1000</td><td>P23</td></tr><tr><td>1001</td><td>P24</td></tr><tr><td>1010</td><td>P25</td></tr><tr><td>1011</td><td>P26</td></tr><tr><td>1100</td><td>P27</td></tr><tr><td>1101</td><td>P31</td></tr><tr><td>1110</td><td>P32</td></tr><tr><td>1111</td><td>P33</td></tr></table>	0000	高电平	0001	P35	0010	P36	0011	P01	0100	P02	0101	P03	0110	P15	0111	P14	1000	P23	1001	P24	1010	P25	1011	P26	1100	P27	1101	P31	1110	P32	1111	P33
0000	高电平																																	
0001	P35																																	
0010	P36																																	
0011	P01																																	
0100	P02																																	
0101	P03																																	
0110	P15																																	
0111	P14																																	
1000	P23																																	
1001	P24																																	
1010	P25																																	
1011	P26																																	
1100	P27																																	
1101	P31																																	
1110	P32																																	
1111	P33																																	
3:0	ext_clk_sel	外部时钟信号来源选择 <table><tr><td>0000</td><td>高电平</td></tr></table>	0000	高电平																														
0000	高电平																																	

			0001	P35	
			0010	P36	
			0011	P01	
			0100	P02	
			0101	P03	
			0110	P15	
			0111	P14	
			1000	P23	
			1001	P24	
			1010	P25	
			1011	P26	
			1100	P27	
			1101	P31	
			1110	P32	
			1111	P33	

8.5.5.3 端口辅助功能配置寄存器 2(GPIO_CTRL2)

偏移地址：0x308

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						pca_cap4		pca_cap3		pca_cap2		pca_cap1		pca_cap0	
						_sel		_sel		_sel		_sel		_sel	
						RW		RW		RW		RW		RW	

位	标记	功能描述						
31:10	Reserved							
9:8	pca_cap4_sel	PCA 捕获通道 4 信号来源选择 <table><tr><td>0 0</td><td>PCA_CH4</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr><tr><td>1 0</td><td>UART1_RXD</td></tr></table>	0 0	PCA_CH4	0 1	UART0_RXD	1 0	UART1_RXD
0 0	PCA_CH4							
0 1	UART0_RXD							
1 0	UART1_RXD							
7:6	pca_cap3_sel	PCA 捕获通道 3 信号来源选择 <table><tr><td>0 0</td><td>PCA_CH3</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr><tr><td>1 0</td><td>UART1_RXD</td></tr></table>	0 0	PCA_CH3	0 1	UART0_RXD	1 0	UART1_RXD
0 0	PCA_CH3							
0 1	UART0_RXD							
1 0	UART1_RXD							
5:4	pca_cap2_sel	PCA 捕获通道 2 信号来源选择 <table><tr><td>0 0</td><td>PCA_CH2</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr><tr><td>1 0</td><td>UART1_RXD</td></tr></table>	0 0	PCA_CH2	0 1	UART0_RXD	1 0	UART1_RXD
0 0	PCA_CH2							
0 1	UART0_RXD							
1 0	UART1_RXD							
3:2	pca_cap1_sel	PCA 捕获通道 1 信号来源选择 <table><tr><td>0 0</td><td>PCA_CH1</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr></table>	0 0	PCA_CH1	0 1	UART0_RXD		
0 0	PCA_CH1							
0 1	UART0_RXD							

			1 0	UART1_RXD	
1:0	pca_cap0_sel	PCA 捕获通道 0 信号来源选择			
			0 0	PCA_CH0	
			0 1	UART0_RXD	
			1 0	UART1_RXD	

8.5.5.4 端口辅助功能配置寄存器 3(GPIO_CTRL3)

偏移地址: 0x30C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				tm6_a_sel		tm5_a_sel		tm4_a_sel		tm6_b_sel		tm5_b_sel		tm4_b_sel	
				RW		RW		RW		RW		RW		RW	

位	标记	功能描述						
31:12	Reserved							
11:10	tm6_a_sel	Timer6 A 通道信号来源选择 <table><tr><td>0 0</td><td>TIM6_CHA</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr><tr><td>1 0</td><td>UART1_RXD</td></tr></table>	0 0	TIM6_CHA	0 1	UART0_RXD	1 0	UART1_RXD
0 0	TIM6_CHA							
0 1	UART0_RXD							
1 0	UART1_RXD							
9:8	tm5_a_sel	Timer5 A 通道信号来源选择 <table><tr><td>0 0</td><td>TIM5_CHA</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr><tr><td>1 0</td><td>UART1_RXD</td></tr></table>	0 0	TIM5_CHA	0 1	UART0_RXD	1 0	UART1_RXD
0 0	TIM5_CHA							
0 1	UART0_RXD							
1 0	UART1_RXD							
7:6	tm4_a_sel	Timer4 A 通道信号来源选择 <table><tr><td>0 0</td><td>TIM4_CHA</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr><tr><td>1 0</td><td>UART1_RXD</td></tr></table>	0 0	TIM4_CHA	0 1	UART0_RXD	1 0	UART1_RXD
0 0	TIM4_CHA							
0 1	UART0_RXD							
1 0	UART1_RXD							
5:4	tm6_b_sel	Timer6 B 通道信号来源选择 <table><tr><td>0 0</td><td>TIM6_CHB</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr><tr><td>1 0</td><td>UART1_RXD</td></tr></table>	0 0	TIM6_CHB	0 1	UART0_RXD	1 0	UART1_RXD
0 0	TIM6_CHB							
0 1	UART0_RXD							
1 0	UART1_RXD							

3:2	tm5_b_sel	Timer5 B 通道信号来源选择 <table><tr><td>0 0</td><td>TIM5_CHB</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr><tr><td>1 0</td><td>UART1_RXD</td></tr></table>	0 0	TIM5_CHB	0 1	UART0_RXD	1 0	UART1_RXD
0 0	TIM5_CHB							
0 1	UART0_RXD							
1 0	UART1_RXD							
1:0	tm4_b_sel	Timer4 B 通道信号来源选择 <table><tr><td>0 0</td><td>TIM4_CHB</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr><tr><td>1 0</td><td>UART1_RXD</td></tr></table>	0 0	TIM4_CHB	0 1	UART0_RXD	1 0	UART1_RXD
0 0	TIM4_CHB							
0 1	UART0_RXD							
1 0	UART1_RXD							

8.5.5.5 端口辅助功能配置寄存器 4(GPIO_CTRL4)

偏移地址: 0x310

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										tm2_gate_		tm1_gate_		tm0_gate_	
										sel		sel		sel	
										RW		RW		RW	

位	标记	功能描述						
31:6	Reserved							
5:4	tm2_gate_sel	Timer2 门控输入信号来源选择 <table><tr><td>0 0</td><td>TIM2_GATE</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr><tr><td>1 0</td><td>UART1_RXD</td></tr></table>	0 0	TIM2_GATE	0 1	UART0_RXD	1 0	UART1_RXD
0 0	TIM2_GATE							
0 1	UART0_RXD							
1 0	UART1_RXD							
3:2	tm1_gate_sel	Timer1 门控输入信号来源选择 <table><tr><td>0 0</td><td>TIM1_GATE</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr><tr><td>1 0</td><td>UART1_RXD</td></tr></table>	0 0	TIM1_GATE	0 1	UART0_RXD	1 0	UART1_RXD
0 0	TIM1_GATE							
0 1	UART0_RXD							
1 0	UART1_RXD							
1:0	tm0_gate_sel	Timer0 门控输入信号来源选择 <table><tr><td>0 0</td><td>TIM0_GATE</td></tr><tr><td>0 1</td><td>UART0_RXD</td></tr><tr><td>1 0</td><td>UART1_RXD</td></tr></table>	0 0	TIM0_GATE	0 1	UART0_RXD	1 0	UART1_RXD
0 0	TIM0_GATE							
0 1	UART0_RXD							
1 0	UART1_RXD							

9 FLASH 控制器（FLASH）

9.1 概述

本设备包含一颗 32kByte 容量的 FLASH 存储器，共划分为 64 个 Sector，每个 Sector 容量为 512Byte。本模块支持对该存储器的擦除、编程以及读取操作。此外，本模块支持对 FLASH 存储器擦写的保护，以及控制寄存器的写保护。

9.2 结构框图

地址范围	Sector 序号		地址范围	Sector 序号
0x1E00-0x1FFF	Sector15		0x7E00-0x7FFF	Sector63
0x1C00-0x1DFF	Sector14		0x7C00-0x7DFF	Sector62
0x1A00-0x1BFF	Sector13		0x7A00-0x7BFF	Sector61
0x1800-0x19FF	Sector12		0x7800-0x79FF	Sector60
0x1600-0x17FF	Sector11		0x7600-0x77FF	Sector59
0x1400-0x15FF	Sector10		0x7400-0x75FF	Sector58
0x1200-0x13FF	Sector9		0x7200-0x73FF	Sector57
0x1000-0x11FF	Sector8		0x7000-0x71FF	Sector56
0x0E00-0x0FFF	Sector7		0x6E00-0x6FFF	Sector55
0x0C00-0x0DFF	Sector6		0x6C00-0x6DFF	Sector54
0x0A00-0x0BFF	Sector5		0x6A00-0x6BFF	Sector53
0x0800-0x09FF	Sector4		0x6800-0x69FF	Sector52
0x0600-0x07FF	Sector3		0x6600-0x67FF	Sector51
0x0400-0x05FF	Sector2		0x6400-0x65FF	Sector50
0x0200-0x03FF	Sector1		0x6200-0x63FF	Sector49
0x0000-0x01FF	Sector0		0x6000-0x61FF	Sector48

图 9-1 存储器 Sector 划分

9.3 功能描述

本控制器支持三种位宽模式 FLASH 读写：Byte（8bits）、Half-word（16bits）、Word（32bits）。注意，Byte 操作的地址必须按 Byte 对齐，Half-word 操作的目标地址必须按 Half-word 对齐（地址的最低比特为 0），Word 操作的地址必须按 Word 对齐（地址最低两比特为 0）。如果读写操作的地址没有按照上述方式进行对齐，系统会进入 Hard Fault 出错中断。

9.3.1 页擦除（Sector Erase）

页擦除每次可以擦除用户指定的一个页（Sector）。擦除操作完成后，页（Sector）内的数据均为 0xFF。如果该擦除操作是从 FLASH 内执行，则 CPU 会停止取指，硬件自动等待该操作完成（FLASH_CR.BUSY 变为 0）；如果该擦除操作是从 RAM 内执行，则 CPU 不会停止取指，用户软件应等待该操作完成（FLASH_CR.BUSY 变为 0）。

页（Sector）擦除操作步骤如下：

Step1: 配置 FLASH 擦写参数，详见擦写时序章节。

Step2: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step3: 配置 FLASH_CR.OP 为 2，设置 Flash 操作模式为 Sector 擦除。

Step4: 检查 FLASH_CR.OP 是否为 2，如不为 2 则跳转到 Step2。

Step5: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step6: 设置 FLASH_SLOCK 相应的比特为 1，去除该 Sector 的擦写保护。

Step7: 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到 Step5。

Step8: 对待擦除的 Sector 内的任意地址进行写入任意数据，触发 Sector 擦除。

例：* ((unsigned char *) 0x00000200) = 0x00。

Step9: 等待 FLASH_CR.BUSY 变为 0，Sector 擦除操作完成。

Step10: 如需擦除其它 Sector，重复 Step5 – Step9。

9.3.2 全片擦除 (Chip Erase)

全片擦除可以一次性擦除全部的页 (Sector)。擦除操作完成后, 所有页 (Sector) 内的数据均为 0xFF。如果该擦除操作是从 FLASH 内执行, 则 CPU 会停止取指, 硬件自动等待该操作完成 (FLASH_CR.BUSY 变为 0); 如果该擦除操作是从 RAM 内执行, 则 CPU 不会停止取指, 用户软件应等待该操作完成 (FLASH_CR.BUSY 变为 0)。

全片擦除操作步骤如下:

Step1: 配置 FLASH 擦写参数, 详见 8.4 章节。

Step2: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step3: 配置 FLASH_CR.OP 为 3, 设置 Flash 操作模式为 Chip 擦除。

Step4: 检查 FLASH_CR.OP 是否为 3, 如不为 3 则跳转到 Step2。

Step5: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step6: 设置 FLASH_SLOCK 为 0xFFFF, 去除所有 Sector 的擦写保护。

Step7: 检查 FLASH_SLOCK 是否为 0xFFFF, 如不为 0xFFFF 则跳转到 Step5。

Step8: 对待擦除的 Chip 内的任意地址进行写操作, 触发 Chip 擦除。

例: $*((\text{unsigned char } *)0x00000000) = 0x00$ 。

Step9: 等待 FLASH_CR.BUSY 变为 0, Chip 擦除操作完成。

9.3.3 写操作 (Program)

写操作只能将 FLASH 内的比特数据由 1 写成 0, 故写入数据前应确保待写入的地址内的数据为 0xFF。支持写入 3 种数据长度: Byte (8bits)、Half-word (16bits)、Word (32bits), 写入的数据以小端模式存放在 FLASH 中, 即低地址存放数据的低字节。如果写操作是从 FLASH 内执行, 则 CPU 会停止取指, 硬件自动等待该操作完成 (FLASH_CR.BUSY 变为 0); 如果该写操作是从 RAM 内执行, 则 CPU 不会停止取指, 用户软件应等待该操作完成 (FLASH_CR.BUSY 变为 0)。

Byte 写操作步骤如下:

Step1: 配置 FLASH 擦写参数, 详见 8.4 章节。

Step2: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5, 使能寄存器改写。

Step3: 配置 FLASH_CR.OP 为 1，设置 Flash 操作模式为写入。

Step4: 检查 FLASH_CR.OP 是否为 1，如不为 1 则跳转到 Step2。

Step5: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step6: 设置 FLASH_SLOCK 相应的比特为 1，去除擦写保护。

Step7: 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到 Step5。

Step8: 对待写入的目标地址进行 Byte 写操作，触发写入操作。

例: $*((\text{unsigned char } *) 0x00001231) = 0x5A。$

Step9: 等待 FLASH_CR.BUSY 变为 0，写入操作完成。

Step10: 如需写 Byte 到已去除擦写保护的其它地址，重复 Step8 – Step9。

Half-word 写操作步骤如下：

Step1: 配置 FLASH 擦写时间，详见 8.4 章节。

Step2: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step3: 配置 FLASH_CR.OP 为 1，设置 Flash 操作模式为写入。

Step4: 检查 FLASH_CR.OP 是否为 1，如不为 1 则跳转到 Step2。

Step5: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step6: 设置 FLASH_SLOCK 相应的比特为 1，去除擦写保护。

Step7: 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到 Step5

Step8: 对待写入的目标地址进行 Half-word 写操作，触发写入操作。

例: $*((\text{unsigned short } *) 0x00001232) = 0xABCD。$

Step9: 等待 FLASH_CR.BUSY 变为 0，写入操作完成。

Step10: 如需写 Half-word 到已去除擦写保护的其它地址，重复 Step8 – Step9。

Word 写操作步骤如下：

Step1: 配置 FLASH 擦写参数，详见 8.4 章节。

Step2: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step3: 配置 FLASH_CR.OP 为 1，设置 Flash 操作模式为写入。

Step4: 检查 FLASH_CR.OP 是否为 1，如不为 1 则跳转到 Step2。

Step5: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step6: 设置 FLASH_SLOCK 相应的比特为 1，去除擦写保护。

Step7: 检查 FLASH_SLOCK 相应的比特是否为 1，如不为 1 则跳转到 Step5

Step8: 对待写入的目标地址进行 Word 写操作，触发写入操作。

例: $*((\text{unsigned long } *) 0x00001234) = 0x55667788。$

Step9: 等待 FLASH_CR.BUSY 变为 0，写入操作完成。

Step10: 如需写 Word 到已去除擦写保护的其它地址，重复 Step8 – Step9。

9.3.4 读操作

支持读出 3 种数据长度：Byte（8bits）、Half-word（16bits）、Word（32bits），读出的数据为小端模式，即低地址存放数据的低字节。读操作无需操作步骤，任何时刻都可以读出 FLASH 内的数据。

Byte 读操作示例: $\text{temp} = *((\text{unsigned char } *) 0x00001231)$

Half-word 读操作示例 $\text{temp} = *((\text{unsigned int } *) 0x00001232)$

Word 读操作示例 $\text{temp} = *((\text{unsigned long } *) 0x00001234)$

9.4 擦写时序

FLASH 存储器对擦除和编程操作的控制信号具有严格的时间要求，控制信号的时序不合格会造成擦除操作和编程操作失败。上电时默认装载了 HCLK 为 4MHz 时的擦写参数；如果对 Flash 进行擦写时的 HCLK 频率不为 4MHz，则用户程序应装载 HCLK 频率所对应的擦写参数。对 FLASH 进行操作时，需要 HCLK 的频率范围为 1MHz~32MHz。擦写时序参数相关的寄存器为：FLASH_TNVS、FLASH_TPGS、FLASH_TPROG、FLASH_TSERASE、FLASH_TMERASE、FLASH_TPRCV、FLASH_TSRCV、FLASH_TMRCV。如果 HCLK 由默认 4MHz 升高为 8MHz，则上述 FLASH_Tx 寄存器的值应该设为默认值的 2 倍，即保持当前 $T_{sysclk} \times FLASH_Tx$ 的结果与默认值相等即可。

以下表格列出了不同频率下相应的 FLASH 擦写时序参数：

	4M	8M	16M	24M	32M
FLASH_TNVS	0x20	0x40	0x80	0xC0	0x100
FLASH_TPGS	0x17	0x2E	0x5C	0x8A	0xB8
FLASH_TPROG	0x1B	0x36	0x6C	0xA2	0xD8
FLASH_TSERAS	0x4650	0x8CA0	0x11940	0x1A5E0	0x23280
FLASH_TMERASE	0x222E0	0x445C0	0x88B80	0xCD140	0x111700
FLASH_TPRCV	0x18	0x30	0x60	0x90	0xC0
FLASH_TSRCV	0xF0	0x1E0	0x3C0	0x5A0	0x780
FLASH_TMRCV	0x3E8	0x7D0	0xFA0	0x1770	0x1F40

表 9-1 不同频率下 FLASH 擦写时间参数

配置系统频率为 8MHz 时擦写参数的操作步骤如下：

Step1: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step2: 向 FLASH_TNVS 寄存器写入 0x40，如读出的该寄存器的值不为 0x40，则跳转到上一步。

Step3: 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。

Step4: 向 FLASH_TPGS 寄存器写入 0x2E，如读出的该寄存器的值不为 0x2E，则跳转到上一步。

- Step5:** 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- Step6:** 向 FLASH_TPROG 寄存器写入 0x36，如读出的该寄存器的值不为 0x36，则跳转到上一步。
- Step7:** 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- Step8:** 向 FLASH_TSERASE 寄存器写入 0x8CA0，如读出的该寄存器的值不为 0x8CA0，则跳转到上一步。
- Step9:** 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- Step10:** 向 FLASH_TMERASE 寄存器写入 0x445C0，如读出的该寄存器的值不为 0x445C0，则跳转到上一步。
- Step11:** 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- Step12:** 向 FLASH_TPRCV 寄存器写入 0x30，如读出的该寄存器的值不为 0x30，则跳转到上一步。
- Step13:** 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- Step14:** 向 FLASH_TSRCV 寄存器写入 0x1E0，如读出的该寄存器的值不为 0x1E0，则跳转到上一步。
- Step15:** 向 FLASH_BYPASS 寄存器依次写入 0x5A5A、0xA5A5，使能寄存器改写。
- Step16:** 向 FLASH_TMRCV 寄存器写入 0x7D0，如读出的该寄存器的值不为 0x7D0，则跳转到上一步。

9.5 读等待周期

本设备内置的 FLASH 支持的最快取指频率为 24MHz。当 HCLK 频率超过 24MHz 时，必须为 CPU 取指插入等待周期，即设置 FLASH_CR.WAIT 为 1。当插入等待周期时，CPU 每两个周期才读取一次 FLASH 存储器中的指令码。

9.6 擦写保护

9.6.1 擦写保护位

整个 32kByte FLASH 存储器被划分为 64 个 Sector，每 4 个 Sector 共用一个擦写保护位。当 Sector 被保护时，对该 Sector 进行的擦写操作均无效并产生报警标志位和中断信号。当 FLASH 存储器中的任意 Sector 被保护时，对该 FLASH 的 Chip 擦写无效，并产生报警标志位和中断信号。

9.6.2 PC 地址擦写保护

CPU 在 FLASH 中运行程序时，如果当前 PC 指针正好落在待擦写的 Sector 地址范围之内，那么该擦写操作无效并产生报警标志位和中断信号。。

9.7 寄存器写保护

本模块的重要控制器屏蔽普通的写操作，必须用写序列方式才能修改。

需要通过写序列方式才能更改的寄存器如下所示：

FLASH_TNVS、FLASH_TPGS、FLASH_TPROG、FLASH_TSERASE、FLASH_TMERASE、
FLASH_TPRCV、FLASH_TSRCV、FLASH_TMRCV、FLASH_CR、FLASH_SLOCK。

不需要通过写序列方式即可更改的寄存器如下所示：

FLASH_ICLR、FLASH_BYPASS。

通过写序列方式修改寄存器值的具体操作步骤如下所示：

Step1: 向 FLASH_BYPASS 寄存器写入 0x5A5A。

Step2: 向 FLASH_BYPASS 寄存器写入 0xA5A5。

Step3: 对待修改的寄存器写入目标值。

Step4: 验证待修改的寄存器的当前值是否与目标值相同，如不相同则跳转到 Step1。

Step5: 执行其它操作。

注意：

- 写 0x5a5a 和写 0xa5a5 这两步操作之间不可插入任何写操作，不可以被中断打断，否则该 Bypass 序列会失效，需要重新写入 0x5a5a-0xa5a5 序列。

9.8 寄存器

基地址：0x4002 0000

寄存器	偏移地址	描述
FLASH_TNVS	0x00	Tnvs 时间参数
FLASH_TPGS	0x04	Tpgs 时间参数
FLASH_TPROG	0x08	Tprog 时间参数
FLASH_TSERASE	0x0C	Tserase 时间参数
FLASH_TMERASE	0x10	Tmerase 时间参数
FLASH_TPRCV	0x14	Tprcv 时间参数
FLASH_TSRCV	0x18	Tsrcv 时间参数
FLASH_TMRCV	0x1C	Tmrcv 时间参数
FLASH_CR	0x20	控制寄存器
FLASH_IFR	0x24	中断标志寄存器
FLASH_ICLR	0x28	中断标志清除寄存器
FLASH_BYPASS	0x2C	0x5a5a-0xa5a5 Bypass 序列寄存器
FLASH_SLOCK	0x30	Sector 擦写保护寄存器

9.8.1 TNVS 参数寄存器（FLASH_TNVS）

偏移地址：0x00

复位值：0x0000 0020

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TNVS							
R								RW							

位	标记	功能描述
31:9	Reserved	
8:0	TNVS	计算公式：TNVS = 8*HCLK，HCLK的单位为MHz。修改该寄存器值的方法详见8.7。 4MHz示例：TNVS = 8*4 = 32。

9.8.2 TPGS 参数寄存器 (FLASH_TPGS)

偏移地址: 0x04

复位值: 0x0000 0017

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TPGS							
R								RW							

位	标记	功能描述
31:8	RESERVED	
7:0	TPGS	计算公式: $TPGS = 5.75 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见8.7。 4MHz示例: $TPGS = 5.75 * 4 = 23$ 。

9.8.3 TPROG 参数寄存器 (FLASH_TPROG)

偏移地址: 0x08

复位值: 0x0000 001B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TPROG							
R								RW							

位	标记	功能描述
31:8	Reserved	
7:0	TPROG	计算公式: $TPROG = 6.75 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见8.7。 4MHz示例: $TPROG = 6.75 * 4 = 27$ 。

9.8.4 TSERASE 寄存器 (FLASH_TSERASE)

偏移地址: 0x0C

复位值: 0x0000 4650

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TPROG							
R								RW							

位	标记	功能描述
31:18	RESERVED	
17:0	TSERASE	计算公式: $TSERASE = 4500 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见8.7。 4MHz示例: $TSERASE = 4500 * 4 = 27$ 。

9.8.5 TMERASE 参数寄存器 (FLASH_TMERASE)

偏移地址: 0x10

复位值: 0x000222E0

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMERASE															
RW															

位	标记	功能描述
31:21	Reserved	
20:0	TMERASE	计算公式: $TMERASE = 35000 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见8.7。 4MHz示例: $TMERASE = 35000 * 4 = 140000$ 。

9.8.6 TPRCV 参数寄存器 (FLASH_TPRCV)

偏移地址: 0x14

复位值: 0x0000 0018

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				TPRCV											
R				RW											

位	标记	功能描述
31:12	Reserved	
11:0	TPRCV	计算公式: $TPRCV = 6 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见8.7。 4MHz示例: $TPRCV = 6 * 4 = 24$ 。

9.8.7 TSRCV 参数寄存器 (FLASH_TSRCV)

偏移地址: 0x18

复位值: 0x0000 00F0

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				TSRCV											
R				RW											

位	标记	功能描述
31:12	Reserved	
11:0	TSRCV	计算公式: $TSRCV = 60 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见8.7。 4MHz示例: $TSRCV = 60 * 4 = 240$ 。

9.8.8 TMRCV 参数寄存器 (FLASH_TMRCV)

偏移地址: 0x1C

复位值: 0x0000 03E8

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				TMRCV											
R				RW											

位	标记	功能描述
31:13	RESERVED	
12:0	TMRCV	计算公式: $TMRCV = 250 * HCLK$, HCLK的单位为MHz。修改该寄存器值的方法详见8.7。 4MHz示例: $TMRCV = 250 * 4 = 1000$ 。

9.8.9 CR 寄存器 (FLASH_CR)

偏移地址: 0x20

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									IE		BUSY	Reser ved	WAIT	OP	
R									RW		RO	RO	RW	RW	

位	标记	功能描述
31:7	Reserved	
6:5	IE	IE[6]: FLASH 擦写被保护地址中断使能; 0: 不使能; 1: 使能 IE[5]: FLASH 擦写 PC 值中断使能; 0: 不使能; 1: 使能
4	BUSY	空闲/忙标志位; 0: 空闲状态; 1: 忙状态;
3	Reserved	
2	WAIT	读FLASH 等待周期; 0: 0等待周期; 1: 1个等待周期
1:0	OP	FLASH 操作; 00: read; 01: program; 10: sector erase; 11: chip erase
修改该寄存器值的方法详见8.7。		

9.8.10 IFR 寄存器 (FLASH_IFR)

偏移地址: 0x24

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														IF1	IF0
R														RO	RO

位	标记	描述
31:2	Reserved	
1	IF1	擦写保护报警中断标志位
0	IF0	擦写 PC 地址报警中断标志位

9.8.11 ICLR 寄存器 (FLASH_ICLR)

偏移地址: 0x28

复位值: 0x0000 000F

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														ICLR 1	ICLR 0
R														RW0	RW0

位	标记	功能描述
31:4	Reserved	
3:2	Reserved	写无效, 读为0x3
1	ICLR1	清除保护报警中断标志位; 写0清除; 写1无效;
0	ICLR0	清除 PC 地址报警中断标志位; 写0清除; 写1无效;

9.8.12 BYPASS 寄存器 (FLASH_BYPASS)

偏移地址: 0x2C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BYSEQ															
WO															

位	标记	描述
31:16	Reserved	
15:0	BYSEQ	在修改本模块寄存器之前, 必须对 BYSEQ[15:0] 寄存器写入 0x5a5a-0xa5a5 序列。每次写入该 Bypass 序列后, 只可以修改一次寄存器。如需再次修改寄存器, 必须再次输入 0x5a5a-0xa5a5 序列。详见8.7节。

9.8.13 SLOCK 寄存器 (FLASH_SLOCK)

偏移地址: 0x30

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SLOCK															
RW															

位	标记	描述
31:16	Reserved	
15:0	SLOCK	Sector 擦写保护位; 0: 不允许擦写; 1: 允许擦写 SLOCK[0] 对应: Sector0-1-2-3 SLOCK[1] 对应: Sector4-5-6-7 SLOCK[2] 对应: Sector8-9-10-11 SLOCK[3] 对应: Sector12-13-14-15 SLOCK[15] 对应: Sector60-61-62-63

10 RAM 控制器 (RAM)

10.1 概述

本产品包含一块容量为 2K/4K byte 的静态 SRAM, 支持 byte(8bits)、half-word(16bits)、word(32bits) 三种读写操作。可在 HCLK 频率下进行读写操作, 无须等待周期。此外, 本控制器还支持奇偶校验, 可对每个 byte 的 SRAM 数据进行奇偶校验, 并产生奇偶校验出错中断。

10.2 功能描述

读写位宽

本控制器支持 Byte (8bits)、Half-word (16bits)、Word (32bits) 三种位宽的读写操作。Byte 操作的地址必须按 Byte 对齐, Half-word 操作的目标地址必须按 Half-word 对齐 (地址最低位为 0), Word 操作的地址必须按 Word 对齐 (地址最低两位为 0)。如果读写操作的目标地址没有按照位宽规定对齐, 该操作无效, 并且系统会产生 Hard Fault 出错中断。

奇偶校验

本控制器支持 SRAM 数据的奇偶校验。在复位后, 该功能默认关闭。当打开奇偶校验功能后, 当对 SRAM 写数据时, 对每个 Byte 的数据做奇偶校验, 并把 1bit 校验值和 8bits 数据一起存入 SRAM 中。当对 SRAM 读数据时, 控制器会读取 8bits 数据和 1bit 校验值, 并做奇偶校验, 如果校验出错, 则置位奇偶校验出错标志位, 在中断使能情况下, 会产生出错中断。

注意:

- 在奇偶校验使能时, 在读取 SRAM 数据前, 必须初始化 SRAM, 否则可能会误触发奇偶校验报警标志位或者中断。

10.3 寄存器

基地址：0x4002 0400

寄存器	偏移地址	描述
RAM_CR	0x00	控制寄存器
RAM_ERRADDR	0x04	出错地址寄存器
RAM_IFR	0x08	出错中断标志寄存器
RAM_ICLR	0x0C	出错中断标志清除寄存器

10.3.1 控制寄存器（RAM_CR）

偏移地址：0x00

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													IE	CHK	
														EN	
R													RW	RW	

位	标记	功能描述
31:2	RESERVED	
1	IE	出错报警中断使能信号；1：使能报警中断，0：关闭报警中断；
0	CHKEN	奇偶校验使能信号；1：使能奇偶校验，0：关闭奇偶校验；

10.3.2 奇偶校验出错地址寄存器 (RAM_ERRADDR)

偏移地址: 0x04

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				ERRADDR											
R				RO											

位	标记	功能描述
31:12	Reserved	
11:0	ERRADDR	12bits 奇偶校验出错 byte 地址

10.3.3 出错中断标志寄存器 (RAM_IFR)

偏移地址: 0x08

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														ERR	
RO														RO	

位	标记	功能描述
31:1	RESERVED	
0	ERR	奇偶校验出错标志位

10.3.4 出错中断标志清除寄存器 (RAM_ICLR)

偏移地址: 0x0C

复位值: 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														ERR CLR	
R														RW0	

位	标记	功能描述
31:1	Reserved	
0	ERRCLR	出错中断标志清除位; 写1: 无效, 写0: 清零

11 基本定时器（TIM0/1/2）

11.1 基本定时器简介

基本定时器包含三个定时器 Timer0/1/2。Timer0/1/2 功能完全相同。Timer0/1/2 是同步定时/计数器，可以作为 16 位自动重载功能的定时/计数器，也可以作为 32 位无重载功能的定时/计数器。Timer0/1/2 可以对外部脉冲进行计数或者实现系统定时。




图 11-1 Base Timer 框图

11.2 Base Timer 功能描述

Timer0/1/2 每个定时/计数器都有独立的控制启动信号，以及外部输入时钟，门控信号。

Timer0/1/2 使用 EXT, GATE 来进行计数功能，EXT 用于计数器的外部输入时钟信号，GATE 用于有效电平计数使能信号。当门控功能使能后，当且仅当外部输入 GATE 电平有效时，计数器才会计数，否则计数器处于保持状态。门控使能使用 CR.gate 控制。默认门控功能关闭。门控电平选择使用 CR.GATE_P 控制。默认高电平为门控有效电平；设置为 1 后门控低电平为有效电平。

TIM0/1/2 使用 PCLK, GATE 来进行定时功能，PCLK 用于定时器的内部输入时钟信号，GATE 可用于有效电平定时使能信号。当门控功能使能后，当且仅当外部输入 GATE 电平有效时，定时器才会计数，否则定时器处于定时计数器停止状态。门控使能使用 CR.Gate 控制。默认门控功能关闭。门控电平选择使用 CR.Gate_P 控制。默认高电平为门控有效电平；设置为 1 后门控有效电平是低电平。定时功能可以配置预除频。CR.PRS 控制分频比。

PRS [2:0]	000	001	010	011	100	101	110	111
分频比	1	2	4	8	16	32	64	256

TIM0/1/2 的定时/计数器支持两种工作模式，通过设置定时器控制寄存器（CR）中 MD 选择工作模式。模式 1 为 32 位自由计数模式。模式 2 是 16 位重载模式。

32 位自由计数模式，计数到最大 0xFFFFFFFF 溢出后产生中断，定时/计数器变为 0X00000000;然后继续计数；16 位重载模式，计数到最大 0xFFFF 后溢出，产生中断，定时/计数器的值被装载为 ARR 的值，然后继续向上计数。




图 11-2 Timer 模式 1 框图

在模式 2 重载模式下，定时时间设的小的情况下需要考虑软件处理速度，否则中断会来不及处理而造成中断丢失。




图 11-3 Timer 模式 2 框图

当设置对应定时器 TR 为 1 后定时器开始运行。模式 1 为 32 位定时/计数器，启动后从寄存器设定的初值 T 开始计数，计数到最大后产生溢出中断。然后从 0 继续计数。模式 2 为 16 位重载定时/计数器，启动后从寄存器初值 CNT 开始向上计数，计数到最大 0xFFFF 后产生中断后重载寄存器 ARR 的值到计数器 CNT 中，继续向上计数。

11.2.1 计数功能

计数功能用于测定某个事件发生的次数。在计数功能中，计数器在每个相应的输入时钟的下降沿累加一次。输入信号被内部的 PCLK 采样，因此外部输入时钟频率不能超过系统的 Pclk 时钟。计数到最大值会溢出并且产生中断。中断标志需要软件清除。




图 11-4 模式 1 时序图

11.2.2 定时功能

定时功能用于产生间隔定时。在定时功能中，定时器有预除频，定时器在每个预除频的一个时钟累加一次，计数到最大值会溢出并且产生中断。中断标志需要软件清除。




图 11-5 模式 2 时序图（预分频设置为 2）

11.2.3 Buzzer 功能

通过定时器的翻转输出功能可以实现驱动 Buzzer 的功能。CR.TOG_EN 为 1 时，TOG,TOGN 输出反向。设置 CR.TOG_EN 为 0 可以同时设置端口 TOG, TOGN 输出为 0。在计数时钟为 4M 情况下 Buzzer 输出不同频率的 Timer 重载模式配置如下：

Buzzer 频率	计数器周期	计数器计数值	计数器重载值	CNT 初始值	ARR 重载值
1000Hz	0.5ms	2000	63536	0xF830	0xF830
2000Hz	0.25ms	1000	64536	0xFC18	0xFC18
4000Hz	0.125ms	500	65036	0xFE0C	0xFE0C

11.3 Base Timer 互连

11.3.1 GATE 互联

GATE 输入可以从端口直接输入,也可以输入 UART 的 RX 信号;还可以配置为 VC 的输入作为 GATE 信号。Timer0/1/2 的 GATE 都可以配置。

通过内部互联配置,可以实现 UART 波特率的自动识别,可以测量 VC 比较输出的脉冲宽度,可以实现外部控制计数。

配置选择 RX 输入在 GPIO_CTRL 寄存器控制,VC 控制在 VC 控制寄存器控制。

端口选择,UART 输入选择与 VC 输入选择作为门控输入只能选择一个有效。

11.3.2 Toggle 输出互联

TIM0 的翻转输出 tog0 到内部模块 UART0,控制 UART0 的波特率;TIM1 的翻转输出 tog1 到内部模块 UART1,控制 UART1 的波特率;TIM0/1/2 的翻转输出还输出到端口上,可以驱动 Buzzer 实现蜂鸣器的控制。

11.4 Base Timer 寄存器描述

x=0,1,2;

Base Timer 基地址 0X40000C00

Timer	偏移地址	描述
TIM0	0x00	TIM0 偏移地址
TIM1	0x20	TIM1 偏移地址
TIM2	0x40	TIM2 偏移地址

寄存器	偏移地址	描述
TIMx_ARR	0X000	TIM0/1/2 重载寄存器
TIMx_CNT	0X004	TIM0/1/2 16 位模式计数寄存器
TIMx_CNT32	0X008	TIM0/1/2 32 位模式计数寄存器
TIMx_CR	0X00C	TIM0/1/2 控制寄存器
TIMx_IFR	0X010	TIM0/1/2 中断标志
TIMx_ICLR	0X014	TIM0/1/2 中断清除寄存器

表 11-1 Base Timer 寄存器列表

11.4.1 16 位模式重载寄存器 (TIMx_ARR)

偏移地址: 0x000

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR[15:0]															
R/W															

位	符号	描述
31:16	Reserved	保留位, 读为0
15:0	ARR	定时器模式2 重载寄存器

11.4.2 16 位模式计数寄存器 (TIMx_CNT)

偏移地址: 0x004

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															
R/W															

位	符号	描述
31:16	Reserved	保留位, 读为0
15:0	CNT	定时器模式2 计数值寄存器

11.4.3 32 位模式计数寄存器 (TIMx_CNT32)

偏移地址: 0x008

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNT32[31:16]															
R/W															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT32[15:0]															
R/W															

位	符号	描述
31:0	CNT32	定时器模式1 计数值寄存器

11.4.4 控制寄存器 (TIMx_CR)

偏移地址: 0x00C

复位值: 0x0000 0008

31:11	10	9	8	7	6:4	3	2	1	0
Reserved	IE	GATE_P	GATE	Reserved	PRS	TOG_EN	CT	MD	TR
	RW	R/W	R/W		R/W	R/W	R/W	R/W	R/w

位	符号	描述
31:11	Reserved	保留位, 读为0
10	IE	中断使能控制, 写1后使能中断
9	GATE_P	端口 GATE 极性控制, 默认高电平 gate 有效, 设置为1后低电平有效
8	GATE	定时器门控 0: 无门控, TR=1 时定时器工作; 1: 只有端口 GATE 有效并且TR=1时才工作;
7	Reserved	保留位, 读为0
6:4	PRS	TIM 预除频选择。000:1; 001:2; 010:4; 011:8; 100:16; 101:32; 110:64; 111:256;
3	TOG_EN	TOG 输出使能 0: TOG,TOGN 同时输出0 1: TOG,TOGN 输出相位相反的信号。可供 buzzer 使用。
2	CT	计数器/定时器功能选择 0: 定时器功能, 定时器由 PCLK 来进行计数。 1: 计数器功能, 计数器由外部输入的下降沿进行计数。外部输入由 PCLK 采样, 外部输入时钟频率要低于1/2 采样时钟。
1	MD	定时器工作模式 0: 模式1 32位计数器/定时器 1: 模式2自动重载16位计数器/定时器
0	TR	定时器运行控制 0: 定时器停止 1: 定时器运行

11.4.5 中断标志寄存器 (TIMx_IFR)

偏移地址: 0x010

复位值: 0x0000 0000

31:8	7	6	5	4	3	2	1	0
Reserved								TF
								RO

位	符号	描述
31:1	REV	保留位, 读为0
0	TF	中断标志, 硬件置位。写清除寄存器清零

11.4.6 中断标志清除寄存器 (TIMx_ICLR)

偏移地址: 0x014

复位值: 0x0000 0001

31:8	7	6	5	4	3	2	1	0
Reserved								TFC
								W0

位	符号	描述
31:1	Reserved	保留位, 读为0
0	TFC	中断标志清除, 写0清除, 写1无效

12 可编程计数阵列 (PCA)

12.1 PCA 简介

PCA(可编程计数器阵列 Programmable Counter Array)支持最多 5 个 16 位的捕获/比较模块。该定时/计数器可作为一个通用的时钟计数/事件计数器的捕获/比较功能。PCA 的每个模块都可以进行独立编程，以提供输入捕捉、输出比较或脉冲宽度调制。另外模块 4 有额外的看门狗定时器模式。




图 12-1 PCA 整体框图

12.2 PCA 功能描述

每个模块都可被配置为独立工作，有三种工作方式：边沿触发捕捉、输出比较、8 位脉宽调制。每个模块在系统控制器中都有属于自己的功能寄存器，这些寄存器用于配置模块的工作方式和与模块交换数据。

每组比较/捕获模块是由一个比较/捕获寄存器组(CCAPx)，以及 1 个 16 位比较器，和各种逻辑门控制组成。寄存器组用来存储时间或次数，针对外部触发捕获条件，或内部触发比较条件。在 PWM 模式下，寄存器(CCAPxL)用来控制输出波形的占空比。

每个模块都可以独立编程的操作在任何以下模式：

- 16 位捕获模式的上升沿，下降沿或任意沿触发。
- 比较模式：16 位软件定时器，16 位高速输出，16 位看门狗定时器（模块 4）或 8 位脉冲宽度调制。
- 未启动。

比较/捕获模块模式寄存器（CCAPMx）确定相应的工作模式。对于比较/捕获模块进行编程时，他们是基于共同的时间计数。定时器/计数器打开和关闭通过 CCON.CR 位即可控制 PCA 定时/计数器的运行。在一个比较/捕获模块捕获，软件定时器，高速输出，设置模块的比较/捕获标志（CCON.CCFx），并产生 PCA 中断请求，如果相应的使能位在 CCAPMx 寄存器设置。CPU 可以在任何时候读写 CCAPx 寄存器。

12.2.1 PCA 定时/计数器

CNT 的这组特殊功能寄存器可作为一个 16 位定时器/计数器。这是一个 16 位向上计数的计数器。如果 CMOD.CFIE 位被置“1”时，当 CNT 溢出时硬件自动设置 PCA 溢出标志（CCON.CF）并产生 PCA 中断请求。CMOD.CPS[2: 0] 三位选择八个信号输入到定时器/计数器。

- 系统时钟 PCLK 的 32 分频。
- 系统时钟 PCLK 的 16 分频。
- 系统时钟 PCLK 的 8 分频。
- 系统时钟 PCLK 的 4 分频。
- 系统时钟 PCLK 的 2 分频。

- 定时器 0 的溢出。每次定时器 0 计数溢出后，CNT 就递增，这样提供了 PCA 的可变编程频率输入。
- 定时器 1 的溢出。每次定时器 1 计数溢出后，CNT 就递增，这样提供了 PCA 的可变编程频率输入。
- ECI。CPU 每过 4 个 PCLK 时钟周期就对 PCA ECI 进行采样，当每次采样结果从高变低时，CL 自动加 1，因此最高的 ECI 输入频率不能高于系统时钟 PCLK 的 1/8，以满足采样需求。

设置运行控制器 (CCON.CR) 启动 PCA 定时/计数器。当 CMOD.CIDL 置“1”后，PCA 定时器/计数器可以继续运行在空闲模式下。CPU 可以随时读取 CNT 的数值，但当计数启动后 (CCON.CR=1) 时，为了防止计数错误，CNT 是禁止写入的。




图 12-2 PCA 计数器框图

12.2.2 PCA 捕获功能

PCA 捕获模式提供了 5 路 PCA 测量脉冲周期，脉冲宽度，占空比和相位差的功能。引脚上出现的电平跳变导致 PCA 捕捉 PCA 计数器/定时器的值并将其装入到对应模块的 16 位捕捉/比较寄存器 (CCAPx)。CCAPMx.CAPP 以及 CCAPMx.CAPN 位用于选择触发捕捉的电平变化类型：低电平到高电平（正沿）、高电平到低电平（负沿）或任何变化（正沿或负沿）。当捕捉发生时，CCON 中的捕捉/比较标志 (CCFn) 被置为逻辑‘1’并产生一个中断请求（如果 CCF 中断被允许）。当 CPU 转向中断服务程序时，CCFn 位不能被硬件自动清除，用户软件写 INTCL 寄存器清除此标志位。如果需要上下沿同时捕获，建议流程：先使能一种边沿捕获，在发生捕获后在中断服务程序中更使能另外一种捕获，并且关闭前一种捕获中断。依次切换。

分辨率等于定时器/计数器的时钟。输入信号必须在高电平或低电平期间至少保持 2 个时钟周期，以保证输入信号能够被硬件识别。

CPU 可以在任何时候读取或写入 CCAPx 的寄存器。

捕获设置：

- 当需要在外部上升沿进行捕获，CCPMx.CAPP = “1” 以及 CCAPMx.CAPN = “0”
- 当需要在外部下降沿进行捕获，CCPMx.CAPP = “0” 以及 CCAPMx.CAPN = “1”
- 当需要在外部上升、下降沿进行捕获，CCPMx.CAPP = “1” 以及 CCAPMx.CAPN = “1”
- 当需要在外部上升、下降沿同时进行捕获并且需要知道捕获的边沿时，先设置 CCPMx.CAPP = “1”，发生上升沿捕获后，在中断服务子程序中切换到下降沿捕获，设置 CCAPMx.CAPN = “1”，并且清除 CCPMx.CAPP = “0”。下次捕获后再设置为上升沿捕获，依次切换捕获的边沿。

注意：

- 随后由同一模块的捕获值会覆盖现有捕获的值。为了保持捕获的值，在中断服务程序中将它保存在 RAM 里面，这个操作必须在下一次事件出现之前完成，否则就会丢失前面一次捕获采样值。




图 12-3 PCA 捕获功能框图

12.2.3 PCA 比较功能

比较功能提供五个模块如下功能，定时器，事件计数器，脉冲宽度调制。四种模式采用比较功能：16 位软件定时器模式，高速输出模式，WDT 模式和 PWM 模式。在前三个功能中，比较/捕获模块比较 16 位 PCA 定时器/计数器的值与预先加载到该模块的 CCAPx 寄存器中的 16 位值。在 PWM 模式下，PCA 模块不断地将 PCA 定时器/计数器低字节寄存器（CNT）与一个在 CCAPxL 模块寄存器 8 位的值进行比较。每 4 个时钟周期比较一次，即与最快的 PCA 定时器/计数器的时钟速率相匹配。

设置 CCAPMx.ECOM 位选择该模块的比较功能。

若要正确使用在比较模式下的模块，请遵守以下的一般程序：

- 选择 PCA 模块的操作模式
- 选择 PCA 定时器/计数器的输入信号。
- 比较值加载到模块的比较/捕获寄存器对。
- 设置 PCA 定时器/计数器运行控制位。
- 匹配后产生中断，清除模块的比较/捕获标志。

12.2.3.1 16 位软件计数模式

要设定一个比较/捕获模块的 16 位软件定时器模式下，需要设置 CCAPMx.ECOM 和 CCAPMx.MAT 位。一旦在 PCA 定时器/计数器和比较/捕获的寄存器（CCAPx）之间发生了匹配，这将设置模块的比较/捕获标志（CCON.CCFx）。这将产生一个中断请求，如果相应的中断使能位（CCAPMx.CCIE）设置。由于硬件不清除的比较/捕获标志中断处理时，用户必须清除软件标志。在中断服务程序中，一个新的 16 位比较值可以被写入比较/捕获的寄存器（CCAPx）。

注意：在更新这些寄存器时，为了防止无效的匹配发生，用户软件应该先写 CCAPxL，后写 CCAPxH。一旦写如 CCAPxL 就会清除禁用比较功能 ECOMx 位，而写入 CCAPxH 会同时设置的 ECOMx 位，重新启用比较功能。即当向 PCA0 的捕捉/比较寄存器写入一个 16 位数值时，应先写低字节。

12.2.3.2 高速输出模式

在高速输出方式, 每当 PCA 计数器内的值与模块的 16 位捕捉/比较寄存器 (CCAPx) 发生匹配时, 模块 PCA 的 CAP/CMP[x] 引脚上的逻辑电平将发生变化。这可以提供比切换 IO 输出有更高精度, 因为这个高速输出不会被中断响应而影响输出频率, 靠 CPU 来切换 IO 输出的话, 功耗、精度都有所欠缺。

要设定一个比较/捕获模块的高速输出模式, 设置 CCAPMx.ECOM, CCAPMx.MAT 和 CCAPMx.TOG 位。PCA 定时器/计数器和比较/捕获的寄存器 (CCAPx) 之间的匹配切换 PCA 的 CAP/CMP[x] 信号, 并设置模块的比较/捕获标志 (CCON.CCFx)。通过软件设置或清除 PCA 的 CAP/CMP[x] 信号, 用户可以选择匹配切换信号从低到高或高到低。

用户也可以选择产生一个中断请求, 通过设置相应的中断使能位 (CCAPMx.CCIE) 当匹配发生时, 即可产生中断请求。由于硬件无法清除的比较/捕获标志中断, 用户必须在软件中清除这个标志位。如果用户在中断程序中不去改变比较/捕获寄存器, PCA 并重新计数比较值, 如相匹配则发生下一次翻转。在中断服务程序中, 一个新的 16 位比较值可以被写入比较/捕获的寄存器 (CCAPx)。

注意: 为了防止无效的匹配, 而更新这些寄存器, 用户软件应该写 CCAPxL 的首先然后 CCAPxH。写到 CCAPxL 清除禁用比较功能 ECOM 位, 而写到 CCAPxH 设置的 ECOM 位, 重新启用比较功能。




图 12-4 PCA 比较功能框图

12.2.3.3 PCA 模块 4 的 WDT 功能

本产品除了一个 WDT 硬件模块，PCA 的模块 4，还提供一个可编程频率的 16 位 WDT。当 PCA 定时器/计数器的计数值与模块 4 中存储的值比较/捕获寄存器 (CCAP4) 相匹配时，这种模式产生复位信号。PCA 的 WDT 复位信号做为一个独立的复位信号。与外部复位 (RST)，硬件看门狗复位 (WDTRST) 和 LVD 低电压复位，POR 上电下电复位相结合。用户可以自由结合或单独使用它们。模块 4 是具有 WDT 模式唯一 PCA 的模块。当不设置为 WDT 时，它可以在其它模式中独立使用。




图 12-5 PCA WDT 功能框图

当把 PCA 模块 4 当 WDT 使用时，必须设置 CCAPM4.ECOM4, CCAPM4.MAT4 以及 CMOD.WDTE。另外 PCA 定时器/计数器可以设置 CMOD.CPS 来选择不同的输入计数频率。

在比较/捕获寄存器 (CCAP4) 输入一个 16 位的比较值。在 PCA 定时器/计数器 (CNT)，输入一个 16 位的初始值或使用复位值 (0x0000)。这些值乘以的 PCA 输入脉冲率之间的差额确定的 WDT 匹配运行时间。设置定时器/计数器运行控制位 (CCON.CR) 启动 PCA WDT。每次匹配时，PCA 的 WDT 产生复位信号。要防止一个 PCA WDT 复位，用户有三种选择。

- 定期的比较值 CCAP4 的改变，所以匹配永远不会发生。
- 定期更改 PCA 定时器/计数器值 (CNT) 所以匹配永远不会发生。

- 通过在匹配前清除的 CMOD.WDTE 位来禁用模块复位输出信号，后来重新启用它。前两个选项是更可靠的，因为 WDT 在第三个选项没有被禁用。
- 第二个选项是不推荐，如果其他 PCA 模块都在使用，因为五个模块共享一个共同的时间基。因此，在大多数应用中的第一个选项是最好的。

PCA WDT 配置流程：

1. 配置 WDT 比较/捕获寄存器 PCA_CCAP4
2. 配置 PCA 计数寄存器 PCA_CNT
3. 配置 PCA_CCAMP4 选择比较匹配功能
4. 配置 PCA_CMOD 选择输入时钟，使能 WDT 功能
5. 启动 PCA
6. 选择清除 PCA WDT 清除方式在 PCA WDT 复位前清除 PCA WDT

12.2.3.4 PCA 8 位脉宽调制功能

脉宽调制是一种使用程序来控制波形占空比，周期，相位的技术。5 个 PCA 模块都可以被独立地用于在对应 PCA 的 CAP/CMP[x] 引脚产生脉宽调制 (PWM) 输出，脉冲宽度为 8 位分辨率。PWM 输出的频率取决于 PCA 计数器/定时器的时基。使用模块的捕捉/比较寄存器 CCAPxL 来改变 PWM 输出信号的占空比。当 PCA 计数器/定时器的低字节 (CNTL) 与 CCAPxL 中的值相等时，PCA 的 CAP/CMP[x] 引脚上的输出被置“1”；当 CNTL 中的计数值溢出时，PCA 的 CAP/CMP[x] 输出被复位“0”。当计数器/定时器的低字节 CNTL 溢出时 (从 0xFF 到 0x00)，保存在 CCAPxH 中的值被自动装入到 CCAPxL，不需软件干预。




图 12-6 PCA PWM 功能框图

在这种模式下，PCA 定时器/计数器的低字节 (CNTL) 的值不断与比较/捕获寄存器的低字节 (CCAPxL) 的值进行比较。当 $CNTL < CCAPxL$ 时输出波形为低；当 $CNTL \geq CCAPxL$ 时输出波形为高。当 CNTL 溢出时，系统自动将 CCAPxH 的值装载到 CCAPxL 内，开始一个新的计数周期。

CCAPxL 的值决定当前周期的占空比，CCAPxH 的值决定下一个周期的占空比。改变 CCAPxL 中的值即可更改 PWM 的占空比。如下图所示，调整 CCAPxL 的值为 0~255 可以实现占空比 100%~0.4%。为了防止产生毛刺，建议不要直接更改 CCAPxL 的值，

通过更改 CCAPxH 的值在下一周期由硬件自动加载到 CCAPxL




图 12-7 PCA PWM 输出波形

要设定一个比较/捕获模块在 PWM 模式下，需要设置 CCAPMx.ECOM 和 CCAPMx.PWM 位。另外 PCA 定时器/计数器由编程 CMOD.CSP[2:0] 可以选择输入计数信号频率。在 CCAPxL 输入一个 8 位的值指定第一个 PWM 波形的占空比。在 CCAPxH 输入一个 8 位的值会指定第二个 PWM 波形的占空比。设置定时器/计数器运行控制位 (CCON.CR) 启动 PCA 定时器/计数器。

ECOM	CAPP	CAPN	MAT	TOG	PWM	ECCF	工作方式
X	1	0	0	0	0	X	用正沿触发捕获
X	0	1	0	0	0	X	用负沿触发捕获
X	1	1	0	0	0	X	用跳变沿触发捕获
1	0	0	1	0	0	X	软件定时器
1	0	0	1	1	0	X	高速输出
1	0	0	0	0	1	X	8位脉冲宽度调制器

表 12-1 PCA 比较捕获功能模块设置

12.3 PCA 模块与其他模块互连及控制

12.3.1 ECI 互连

ECI 输入可以是外部通过 IO MUX 选择不同的输入端口，也可以是内部 VC 的比较的滤波输出。VC 输出控制寄存器在 VC 控制模块。

12.3.2 PCACAP0

通道 0 的捕获输入可以是：

- 外部的 IO MUX 的输入端口
- 外部 UART 的 RX 的 MUX 输入
- 内部的 VC1 的比较滤波后的输出

UART 选择控制寄存器在端口控制寄存器中 GPIO_CTRL2，VC 输出控制寄存器在 VC 控制模块。

12.3.3 PCACAP1

通道 1 的捕获输入可以是：

- 外部的 IO MUX 的输入端口
- 外部 UART 的 RX 的 MUX 输入
- 内部的 VC2 的比较滤波后的输出

UART 选择控制寄存器在端口控制寄存器中 GPIO_CTRL2，VC 输出控制寄存器在 VC 控制模块。

12.3.4 PCACAP [4:2]

通道 2,3,4 的捕获输入可以是：

- 外部的 IO MUX 的输入端口
- 外部 UART 的 RX 的 MUX 输入

UART 选择控制寄存器在端口控制寄存器中 GPIO_CTRL2。

12.4 PCA 寄存器描述

基地址 0X40001000

寄存器	偏移地址	描述
CCON	0X000	PCA 控制寄存器
CMOD	0X004	PCA 模式寄存器
CNT	0X008	PCA 计数寄存器
INT_CL	0X00C	PCA 中断清除寄存器
CCAPM0	0x010	PCA 比较/捕获模块0模式寄存器
CCAPM1	0x014	PCA 比较/捕获模块1模式寄存器
CCAPM2	0x018	PCA 比较/捕获模块2模式寄存器
CCAPM3	0x01C	PCA 比较/捕获模块3模式寄存器
CCAPM4	0x020	PCA 比较/捕获模块4模式寄存器
CCAP0H	0X024	PCA 比较/捕获模块0高8位寄存器
CCAP0L	0X028	PCA 比较/捕获模块0低8位寄存器
CCAP1H	0X02C	PCA 比较/捕获模块1高8位寄存器
CCAP1L	0X030	PCA 比较/捕获模块1低8位寄存器
CCAP2H	0X034	PCA 比较/捕获模块2高8位寄存器
CCAP2L	0X038	PCA 比较/捕获模块2低8位寄存器
CCAP3H	0X03C	PCA 比较/捕获模块3高8位寄存器
CCAP3L	0X040	PCA 比较/捕获模块3低8位寄存器
CCAP4H	0X044	PCA 比较/捕获模块4高8位寄存器
CCAP4L	0X048	PCA 比较/捕获模块4低8位寄存器
CCAPO	0X04C	PCA PWM 与高速输出标志寄存器
CCAP0	0X050	PCA 比较/捕获模块0 的16位寄存器
CCAP1	0X054	PCA 比较/捕获模块1 的16位寄存器
CCAP2	0X058	PCA 比较/捕获模块2 的16位寄存器
CCAP3	0X05C	PCA 比较/捕获模块3 的16位寄存器
CCAP4	0X060	PCA 比较/捕获模块4 的16位寄存器

表 12-2 PCA 寄存器列表

12.4.1 控制寄存器 (PCA_CCON)

偏移地址: 0x000

复位值: 0x0000 0000

31:8	7	6	5	4	3	2	1	0
Reserved	CF	CR	Reserved	CCF4	CCF3	CCF2	CCF1	CCF0
	RO	R/W		RO	RO	RO	RO	RO

位	符号	描述
31:8	Reserved	保留位
7	CF	PCA 计数器溢出标志 (写无效) 当 PCA 计数溢出时, CF 由硬件置位, 如果 CMOD 寄存器的 CFIE 位为1, 则 CF 标志可以产生中断 1: 发生计数器溢出; 0: 无溢出;
6	CR	PCA 计数器运行控制位 1: 启动 PCA 计数器计数 0: 关闭 PCA 计数器计数
5	Reserved	保留位
4	CCF4	PCA 计数器模块4 比较/捕获标志位 当出现匹配或捕获时, 该位由硬件置位。(写无效) 当 CCAPM4.CCIE 置位时, 这个标志位会产生一个 PCA 中断
3	CCF3	PCA 计数器模块3 比较/捕获标志位 当出现匹配或捕获时, 该位由硬件置位。(写无效) 当 CCAPM3.CCIE 置位时, 这个标志位会产生一个 PCA 中断
2	CCF2	PCA 计数器模块2 比较/捕获标志位 当出现匹配或捕获时, 该位由硬件置位。(写无效) 当 CCAPM2.CCIE 置位时, 这个标志位会产生一个 PCA 中断
1	CCF1	PCA 计数器模块1 比较/捕获标志位 当出现匹配或捕获时, 该位由硬件置位。(写无效) 当 CCAPM1.CCIE 置位时, 这个标志位会产生一个 PCA 中断
0	CCF0	PCA 计数器模块0 比较/捕获标志位 当出现匹配或捕获时, 该位由硬件置位。(写无效) 当 CCAPM0.CCIE 置位时, 这个标志位会产生一个 PCA 中断

12.4.2 模式寄存器 (PCA_CMOD)

偏移地址: 0x004

复位值: 0x0000 0000

31:8	7	6	5	4	3	2	1	0
Reserved	CIDL	WDTE	Reserved			CPS		CFIE
	R/W	R/W				R/W		R/W

位	符号	描述
31:8	Reserved	保留位
7	CIDL	空闲模式 IDLE 下, PCA 是否停止工作 1: 休眠模式 (sleep) 下, PCA 停止工作 0: 休眠模式 (sleep) 下, PCA 继续工作
6	WDTE	PCA WDT 功能使能控制位 1: 启动 PCA 模块 4 WDT 功能 0: 关闭 PCA 模块 4 WDT 功能
5:4	Reserved	保留位
3:1	CPS	时钟分频选择及时钟源选择 000: PCLK/32 001: PCLK/16 010: PCLK/8 011: PCLK/4 100: PCLK/2 101: Timer0 overflow 110: Timer1 overflow 111: ECI 外部时钟, 时钟 PCLK 四分频采样
0	CFIE	PCA 计数器中断使能控制信号 1: 使能中断 0: 关闭中断

12.4.3 计数寄存器 (PCA_CNT)

偏移地址: 0x008

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
R/W															

位	符号	描述
31:16	Reserved	保留位
15:0	CNT	定时器计数器的值 只有在 PCA 停止状态 CNT 才可以写入, 否则写入无效

12.4.4 中断清除寄存器 (PCA_ICLR)

偏移地址: 0x00C

复位值: 0x0000 009Fh

31:8	7	6	5	4	3	2	1	0
Reserved	CF	Reserved	CCF4	CCF3	CCF2	CCF1	CCF0	
	W0		W0	W0	W0	W0	W0	

位	符号	描述
31:8	Reserved	保留位
7	CF	PCA 计数器溢出标志清除 (软件写0清零, 写1无效), 读出值为1
6:5	Res.	保留位
4	CCF4	PCA 计数器模块4 比较/捕获标志位清除 (软件写0清零, 写1无效), 读出值为1
3	CCF3	PCA 计数器模块3 比较/捕获标志位清除 (软件写0清零, 写1无效), 读出值为1
2	CCF2	PCA 计数器模块2 比较/捕获标志位清除 (软件写0清零, 写1无效), 读出值为1
1	CCF1	PCA 计数器模块1 比较/捕获标志位清除 (软件写0清零, 写1无效), 读出值为1
0	CCF0	PCA 计数器模块0 比较/捕获标志位清除 (软件写0清零, 写1无效), 读出值为1

12.4.5 比较捕获模式寄存器 (PCA_CCAPM0~4)

偏移地址

CCAPM0: 0x010; CCAPM1: 0x014; CCAPM2: 0x018;

CCAPM3: 0x01C; CCAPM4: 0x020;

复位值: 0x0000 0000

31:8	7	6	5	4	3	2	1	0
Reserved	ECOM	CAPP	CAPN	MAT	TOG	PWM	CCIE	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

位	符号	描述
31:7	Reserved	保留位
6	ECOM	允许比较器功能控制位 1: 允许比较器功能; 0: 禁止比较器功能; 当 PCA 用于软件计数器, 高速输出, PWM 模式, WDT 模式, 要置位 ECOM 写 CCAMPHx 或 CCAMPx 寄存器会自动置位 ECOM; 写 CCAMPLx 寄存器会自动清除 ECOM 位
5	CAPP	正沿捕获控制位 1: 允许上升沿捕获; 0: 禁止上升沿捕获
4	CAPN	负沿捕获控制位 1: 允许下降沿捕获; 0: 禁止下降沿捕获
3	MAT	允许匹配控制位 1: PCA 计数值与模块的比较/捕获寄存器的值一旦匹配, 将置位 CCON 寄存的中断标志 CCFx(x=0-4) 0: 禁止匹配功能
2	TOG	翻转控制位 1: 工作在 PCA 高速输出模式, PCA 计数器的值与模块的比较/捕获寄存器的值一旦匹配, CCPx 引脚翻转 0: 禁止翻转功能
1	PWM	脉宽调制控制位 1: 允许 CCPx 引脚作为 PWM 输出 0: 禁止 PWM 脉宽调制功能 只有 CCAPMx[6:0]=100_0010 时, PWM 功能才有效
0	CCIE	PCA 使能中断 1: 使能比较/捕获中断 0: PCA 比较/捕获功能中断禁止

12.4.6 比较捕获数据寄存器高 8 位 (PCA_CCAP0~4H)

偏移地址

CCAP0H: 0x024; CCAP1H: 0x02C; CCAP2H: 0x034;

CCAP3H: 0x03C; CCAP4H: 0x044;

复位值: 0x0000 0000

31:8	7	6	5	4	3	2	1	0
Reserved	CCAPx[15: 8]							
	R/W							

位	符号	描述
31:8	Reserved	保留位
7:0	CCAPx[15:8]	比较/捕获模式高8位寄存器 当 PCA 模式用于比较/捕获模式时，用于保存16位捕获计数值的高8位；写 CCAPxH 寄存器会自动置位寄存器 CCAPMx 的 ECOM 位。 当 PCA 模式用于 PWM 模式时，用于控制输出占空比装载寄存器，在计数器低8位溢出时，装载寄存器会自动更新到 PWM 比较寄存器

12.4.7 比较捕获数据寄存器低 8 位 (PCA_CCAP0~4L)

偏移地址

CCAP0L: 0x028; CCAP1L: 0x030; CCAP2L: 0x038;

CCAP3L: 0x040; CCAP4L: 0x048;

复位值: 0x0000 0000

31:8	7	6	5	4	3	2	1	0
Reserved	CCAPx[7: 0]							
	R/W							

位	符号	描述
31:8	Reserved	保留位
7:0	CCAPx[7:0]	比较/捕获模式低8位寄存器 当 PCA 模式用于比较/捕获模式时，用于保存16位捕获计数值的低8位；写 CCAPxH 寄存器会自动清除寄存器 CCAPMx 的 ECOM 位。 当 PCA 模式用于 PWM 模式时，用于控制输出占空比比较寄存器，在 PWM 模式，计数器的低8位的值小于 CCAPx[7:0] 的值 PWM 输出低电平，否则 PWM 输出高电平。

12.4.8 比较捕获 16 位寄存器 (PCA_CCAP0~4)

偏移地址

CCAP0: 0x050; CCAP1: 0x054; CCAP2: 0x058;

CCAP3: 0x05C; CCAP4: 0x060;

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCAPx[15: 0]															
R/W															

位	符号	描述
31:16	Reserved	保留位
15:0	CCAPx	比较/捕获模式16位寄存器 当 PCA 模式用于比较/捕获模式时，用于保存16位捕获计数值；写 CCAPx 寄存器会置位寄存器 CCAPMx 的 ECOM 位。 写 CCAPX 寄存器相当于写 CCAPxL 及 CCAPxH 这两个8位寄存器。在比较/捕获模式下可以直接读写这个寄存器，在 PWM 模式下，使用 CCAPxL 及 CCAPxH 寄存器

12.4.9 比较高速输出标志寄存器 (PCA_CCAPO)

偏移地址: 0x04C

复位值: 0x0000 0000

31:8	7	6	5	4	3	2	1	0
Reserved				CCAPO4	CCAPO3	CCAPO2	CCAPO1	CCAPO0
				R/W	R/W	R/W	R/W	R/W

位	符号	描述
31:5	Reserved	保留位
4	CCAPO4	比较模块4的输出值
3	CCAPO3	比较模块3的输出值
2	CCAPO2	比较模块2的输出值
1	CCAPO1	比较模块1的输出值
0	CCAPO0	比较模块0的输出值

13 高级定时器（TIM4/5/6）

13.1 Advanced Timer 简介

Advanced Timer 是一个包含三个定时器 Timer4/5/6。Timer4/5/6 功能相同的高性能计数器，可用于计数产生不同形式的时钟波形，1 个定时器可以产生互补的一对 PWM 或者独立的 2 路 PWM 输出，可以捕获外界输入进行脉冲宽度或周期测量。

Advanced Timer 基本的功能及特性如表所示。

波形模式	锯齿波、三角波
基本功能	● 递加、递减计数方向
	● 软件同步
	● 硬件同步
	● 缓存功能
	● 正交编码计数
	● 通用 PWM 输出
	● 刹车保护
	● AOS 关联动作
中断类型	计数比较匹配中断
	计数周期匹配中断
	死区时间错误中断

表 13-1 Advanced Timer 基本特性

端口名	方向	功能
TIMx_CHA	输入/输出	正交编码计数时钟输入端口或捕获输入端口或比较输出端口（x=4~6）
TIMx_CHB		
TIMTRIA	输入	硬件计数时钟输入端口或捕获输入端口 硬件启动、停止、清零条件输入端口
TIMTRIB		
TIMTRIC		
TIMTRID		

表 13-2 Advanced Timer 端口列表




图 13-1 Advanced Timer 框图

13.2 Advanced Timer 功能描述

13.2.1 基本动作

13.2.1.1 基本波形模式

Timer4/5/6 有 2 种基本计数波形模式，锯齿波模式和三角波模式。波形模式又由于不同的内部计数动作有所细分，三角波模式分为三角波 A 模式、三角波 B 模式。锯齿波和三角波的基本波形如图 13-2 图 13-3 所示。三角波 A 模式与三角波 B 模式区别在于缓存传送有差别，三角波 A 模式一个周期只发生一次缓存传送（谷点），而三角波 B 模式一个周期发生两次缓存传送（峰点和谷点）。




图 13-2 锯齿波波形（递加计数）




图 13-3 三角波波形

13.2.1.2 比较输出

Timer4/5/6 一个定时器有 2 个比较输出端口 (CHxA、CHxB)，可在计数值与计数基准值比较匹配时输出指定的电平。GCMAR、GCMBR 寄存器分别对应了 CHxA、CHxB 的计数比较基准值。当计数器的计数值和 GCMAR 相等时，CHxA 端口输出指定的电平；当计数器的计数值和 GCMBR 相等时，CHxB 端口输出指定电平。

CHxA、CHxB 端口的计数起始电平、停止电平、计数比较匹配时的电平等，可由端口控制寄存器 (PCONR) 的 PCONR.STACA、PCONR.STPCA、PCONR.STASTPSA、PCONR.CMPA[1:0]、PCONR.PERCA[1:0] 和 PCONR.STACB、PCONR.STPCB、PCONR.STASTPSB、PCONR.CMPCB[1:0]、PCONR.PERCB[1:0] 位设定。图 13-4 为比较输出的动作例。




图 13-4 比较输出动作

13.2.1.3 捕获输入




图 13-5 捕获输入动作

Timer4/5/6 都具有捕获输入功能，具备 2 组捕获输入寄存器（GCMAR、GCMBR），用于保存捕获到的计数值。设定端口控制寄存器（PCONR）的 PCONR.CAPCA、PCONR.CAPCB 位为 1，捕获输入功能就有效了。当设定了对应的捕获输入条件且该条件有效时，当前的计数值就被保存到相应的寄存器（GCMAR、GCMBR）中。

每组捕获输入的条件可以是 AOS 事件触发、TIMTRIA-TIMTRID 输入、CHxA 或 CHxB 的输入等，具体的条件选择可通过硬件捕获事件选择寄存器（HCPAR、HCPBR）来设定。图 13-5 为捕获输入的动作例。

13.2.2 时钟源选择

Timer4/5/6 的计数时钟可以有以下几种选择：

- a. PCLK 及 PCLK 的 2、4、8、16、64、256、1024 分频 (GCONR.CKDIV[2:0] 设定)
- b. AOS 事件触发输入 (HCUPR.HCUP [19:16] 或 HCDOR.HCDO [19:16] 设定)
- c. CHxA 和 CHxB 的正交编码输入 (HCUPR.HCUP[7:0] 或 HCDOR.HCDO [7:0] 设定)
- d. TIMTRIA-TIMTRID 的端口输入 (HCUPR.HCUP [15:8] 或 HCDOR.HCDO [15:8] 设定)

从上述描述可以看到，b、c、d 时钟互相独立，可分别设定有效或无效，并且当选择 b、c、d 时钟时，a 时钟自动无效。

13.2.3 计数方向

Timer4/5/6 的计数器计数方向可通过软件方式改变。不同波形模式时，改变计数方向的方法略有不同。

13.2.3.1 锯齿波计数方向

锯齿波模式时，计数方向可在计数器计数中或停止时设定。

在递加计数中时，设定 `GCONR.DIR=0`（递减计数），则计数器计数到上溢后变为递减计数模式；在递减计数中时，设定 `GCONR.DIR=1`（递加计数），则计数器计数到下溢后变为递加计数模式。

在计数停止时，设定 `GCONR.DIR` 位。则计数开始后直至上溢或下溢时，`GCONR.DIR` 的设定才会反映到计数中。

13.2.3.2 三角波计数方向

三角波模式时，计数方向只能在计数器停止时设定。在计数中设定计数方向无效。

在计数停止时，设定 `GCONR.DIR` 位。则计数开始后直至上溢或下溢时，`GCONR.DIR` 的设定才会反映到计数中。

13.2.4 数字滤波

Timer4/5/6 的 CHxA、CHxB、TIMTRIA~D 端口输入都有数字滤波功能。可通过设定滤波控制寄存器（FCONR）的相关使能位开启对应端口的滤波功能。滤波用的基准时钟也通过滤波控制寄存器（FCONR）设定。

在滤波采样基准时钟采样到端口上 3 次一致的电平时，该电平被当作有效电平传送到模块内部；小于 3 次一致的电平会被当作外部干扰滤掉，不传送到模块内部。其动作例如图 13-6 所示。




图 13-6 捕获输入端口的滤波功能

TIMTRIA~D 端口是一组 Timer4/5/6 间共用的端口，该组端口的数字滤波功能只在 Timer4 实现，其他定时器 Timer5/6 对该组端口的数字滤波功能设定无效。

13.2.5 软件同步

13.2.5.1 软件同步启动

Timer4/5/6 可通过设定软件同步启动寄存器 (SSTAR) 的相关位, 实现目标 Timer4/5/6 的同步启动。




图 13-7 软件同步动作

13.2.5.2 软件同步停止

Timer4/5/6 可通过设定软件同步停止寄存器 (SSTPR) 的相关位, 实现目标 Timer4/5/6 的同步停止。

13.2.5.3 软件同步清零

Timer4/5/6 可通过设定软件同步清零寄存器 (SCLRR) 的相关位, 实现目标 Timer4/5/6 的同步清零。

如图 13-7 所示、若设定 Timer4 的 SSTAR.SSTA0=SSTAR.SSTA1=SSTAR.SSTA2, 即可实现 Timer4/5/6 的软件同步启动。

软件同步动作相关寄存器 (SSTAR、SSTPR、SCLRR) 是一组独立于 Timer4/5/6 外、各个 TIM 间共用的寄存器, 这组寄存器的各个位只在写 1 时有效, 写 0 无效。在读取

SSTAR 寄存器时，会读出各个定时器的计数器状态，在读取 SSTPR 或 SCLRR 时，会读出 0。

13.2.6 硬件同步

每个定时器除独立拥有 2 个通用输入端口（CHxA、CHxB）外，还共同拥有 4 个外部通用输入端口（TIMTRIA、TIMTRIB、TIMTRIC、TIMTRID）及 4 个 AOS 目标，可实现定时器间的硬件同步动作。

13.2.6.1 硬件同步启动

各 Timer4/5/6 均可选择用硬件方式启动计数器，选择相同硬件启动条件的定时器即可在启动条件有效时实现同步启动。具体的硬件启动条件由硬件启动事件选择寄存器（HSTAR）的设定来决定。

13.2.6.2 硬件同步停止

各 Timer4/5/6 均可选择用硬件方式停止计数器，选择相同硬件停止条件的定时器即可在停止条件有效时实现同步停止。具体的硬件停止条件由硬件停止事件选择寄存器（HSTPR）的设定来决定。

13.2.6.3 硬件同步清零

各 Timer4/5/6 均可选择用硬件方式清零计数器，选择相同硬件清零条件的定时器即可在清零条件有效时实现同步清零。具体的硬件清零条件由硬件清零事件选择寄存器（HCLRR）的设定来决定。

13.2.6.4 硬件同步捕获输入

各 Timer4/5/6 均可选择用硬件方式实现捕获输入功能，选择相同捕获输入功能条件的定时器即可在捕获输入功能条件有效时实现同步捕获输入。具体的硬件捕获输入功能条件由硬件捕获事件选择寄存器（HCPAR、HCPBR）的设定来决定。

13.2.6.5 硬件同步计数

Timer4/5/6 均可选择用硬件输入作为 CLOCK 进行计数，选择相同硬件计数条件的定时器即可在硬件计数 CLOCK 有效时实现同步计数。具体的硬件计数条件由硬件递加事件选择寄存器（HCUPR）和硬件递减事件选择寄存器（HCDOR）的设定来决定。选择硬件同步计数功能时，只是选择了外部输入时钟源，不影响计数器的启动、停止、

清零动作。计数器的启动、停止、清零等还需要单独设定。

图 13-8 所示、Timer4/5/6 的硬件同步动作例。




图 13-8 硬件同步动作

13.2.7 缓存功能

缓存动作是指通过设定缓存控制寄存器（BCONR），在缓存传送时间点，选择发生以下事件：

- 通用周期基准值缓存寄存器（PERBR）的值自动传送到通用周期基准值寄存器（PERAR）中
- 通用比较基准值缓存寄存器（GCMCR、GCMDR）的值自动传送到通用比较基准值寄存器（GCMAR、GCMBR）中（比较输出时）
- 通用比较基准值寄存器（GCMAR、GCMBR）的值自动传送到通用比较基准值缓存寄存器（GCMCR、GCMDR）中（捕获输入时）

图 13-9 所示，是比较输出动作时、通用比较基准值寄存器的单缓存方式的时序图。从图中可以看到，在计数期间改变通用比较基准值寄存器（GCMAR）的值可以调整输出占空比，改变通用周期基准值寄存器（PERAR）的值可以调整输出周期。




图 13-9 单缓存方式比较输出时序

13.2.7.1 缓存传送时间点

13.2.7.2 通用周期基准值缓存传送时间点

周期基准值缓存传送时间点为锯齿波时递加计数上溢点或递减计数下溢点、三角波时计数谷点。

13.2.7.3 通用比较基准值缓存传送时间点

锯齿波 A 模式时，设定 BCONR.BENA=1 或 BCONR.BNEB=1，缓存动作有效。缓存传送发生在上溢点或下溢点。

三角波 A 模式时，设定 BCONR.BENA=1 或 BCONR.BNEB=1，缓存动作有效。缓存传送发生在计数谷点。

三角波 B 模式时，设定 BCONR.BENA=1 或 BCONR.BNEB=1，缓存动作有效。缓存传送发生在计数谷点和计数峰点。

13.2.7.4 捕获输入值缓存传送时间点

捕获输入动作缓存传送时间点为捕获输入动作时。

13.2.7.5 清零动作时缓存传送

在锯齿波计数模式或硬件计数模式时，正常的比较输出动作期间若有清零动作产生，通用周期基准值、通用比较基准值、等会根据相应的缓存动作设定状况发生一次缓存传送。

13.2.8 通用 PWM 输出

13.2.8.1 PWM 展频输出

为了降低 PWM 输出对外部的干扰，在 PWM 输出级有展频配置。每个 PWM 输出周期会微调 PWM 输出的相位。




图 13-10 PWM 展频输出示意图

13.2.8.2 独立 PWM 输出

每个定时器的 2 个端口 CHxA、CHxB 能独立的输出 PWM 波。如图 13-11，定时器 Timer6 的 CHA 端口输出 PWM 波。




图 13-11 CHA 输出 PWM 波

13.2.8.3 互补 PWM 输出

CHxA 端口和 CHxB 端口，在不同的模式下可组合输出互补 PWM 波形。

13.2.8.3.1 软件设定 GCMBR 互补 PWM 输出

软件设定 GCMBR 互补 PWM 输出是指在锯齿波模式和三角波 A 模式、三角波 B 模式下，用于 CHxB 端口波形输出的通用比较基准值寄存器（GCMBR）的值由寄存器直接设定，与通用比较基准值寄存器（GCMAR）的值没有直接关系。

图 13-12 为软件设定 GCMBR 互补 PWM 波的输出例。




图 13-12 三角波 A 模式时软件设定 GCMBR 互补 PWM 波输出

13.2.8.3.2 硬件设定 GCMBR 互补 PWM 输出

硬件设定 GCMBR 互补 PWM 输出是指在三角波 A 模式、三角波 B 模式下，用于 CHxB 端口波形输出的通用比较基准值寄存器（GCMBR）的值由通用比较基准值寄存器（GCMAR）和死区时间基准值寄存器（DTUAR、DTDAR）的值运算决定。

图 13-13 为硬件设定 GCMBR 互补 PWM 波输出例。




图 13-13 三角波 B 模式时硬件设定 GCMBR 互补 PWM 波输出（对称死区）

13.2.8.4 多相 PWM 输出

每个定时器的 CHxA、CHxB 端口都能输出 2 相独立的 PWM 波或一组互补 PWM 波，多个定时器间组合，同时结合软件、硬件同步动作就可实现多相 PWM 波输出。

如图 13-14，Timer4，Timer5，Timer6 组合输出 6 相 PWM 波；如图 13-15，Timer4，Timer5，Timer6 组合输出 3 相互补 PWM 波。




图 13-14 6 相 PWM 波




图 13-15 三角波 A 模式时带死区时间三相互补 PWM 波输出

13.2.9 正交编码计数

将 CHxA 输入看作 AIN 输入、CHxB 输入看作 BIN 输入、TIMTRIA-D 中的任意一个输入看作 ZIN 输入，Advanced Timer 就可以实现三路输入的正交编码计数。

一个定时器的 AIN、BIN 单独动作可以实现位置计数模式；两个定时器的 AIN、BIN、ZIN 组合动作可以实现公转计数模式，一个定时器用于位置计数，一个定时器用于公转计数。

公转计数模式时，每两个定时器组合（定时器 4、5 组合，定时器 4 作为位置计数单元，定时器 5 作为公转计数单元）分别实现位置计数和公转计数。

AIN 和 BIN 的计数条件通过设定硬件递加事件选择寄存器（HCUPR）和硬件递减事件选择寄存器（HCDOR）中 CHxA 和 CHxB 的正交关系实现；ZIN 的输入动作通过设定位置单元的硬件清零事件选择寄存器（HCLRR）实现位置计数单元的位置计数器清零、通过设定公转单元的硬件递加事件选择寄存器（HCUPR）实现公转计数单元的公转计数器计数。

13.2.9.1 位置计数模式

正交编码位置模式，是指根据 AIN、BIN 的输入实现基本计数功能、相位差计数功能和方向计数功能。

13.2.9.1.1 基本计数




图 13-16 位置模式时基本计数动作

通过设定 HCUPR 与 HCDOR 寄存器，可以灵活的实现各种方式的相位差计数。

13.2.9.1.2 相位差计数

相位差计数是指根据 AIN 和 BIN 的相位关系进行计数。根据设定的不同，可以实现 1 倍计数、2 倍计数、4 倍计数等，如下图图 13-17~图 13-19 所示。




图 13-17 位置模式时相位差计数动作设定(1 倍)




图 13-18 位置模式时相位差计数动作设定(2 倍)




图 13-19 位置模式时相位差计数动作设定(4 倍)

13.2.9.1.3 方向计数

方向计数是指将 AIN 的输入状态设定为方向控制，将 BIN 的输入作为时钟计数，如图 13-20 位置模式时方向计数动作所示。




图 13-20 位置模式时方向计数动作

13.2.9.2 公转模式

正交编码公转模式，是指在 AIN、BIN 计数的基础上，加入 ZIN 的输入事件以实现公转圈数等的判断。公转模式时根据公转计数器的计数方式，可实现 Z 相计数功能、位置计数器输出计数功能和 Z 相计数与位置计数器输出混合计数功能。即使用两个 Advanced Timer 实现此功能。

13.2.9.2.1 Z 相计数

Z 相计数是指根据 ZIN 的输入，公转计数单元进行计数，同时将位置计数单元清零的计数动作。




图 13-21 公转模式时 Z 相计数动作

13.2.9.2.2 位置溢出计数

位置溢出计数是指位置计数单元计数发生上溢或下溢时，产生一个溢出事件，从而触发公转计数单元的计数器进行一次计数（在该计数方式时 ZIN 的输入不进行公转计数单元的计数动作和位置计数单元的清零动作）。

位置计数单元的溢出事件通过 AOS 模块的联动选通实现公转计数单元计数，即可实现位置溢出计数。公转计数单元的硬件递加（递减）事件选择寄存器（HCUPR 或 HCDOR）的递加（递减）事件选择 Bit16:it19 中的 1 位，同时 AOS 模块设定对应的递加（递减）事件的事件源为位置计数单元的计数溢出事件，具体请参考 AOS 章节。如图 13-22 所示。




图 13-22 公转模式时位置计数器输出计数动作

13.2.9.2.3 混合计数

混合计数是指上述 Z 相计数和位置溢出计数两种计数方式合并起来的计数动作，其实现方式也是上述两种计数方式的组合。如图 13-23 所示。




图 13-23 公转模式时 Z 相计数和位置计数器输出混合计数动作

13.2.9.2.4 Z 相动作屏蔽

在公转计数模式的 Z 相计数功能或混合计数功能时，可以设定在位置计数器的上溢点或下溢点后的几个周期内（GCONR.ZMSK[0:1]设定），将 ZIN 的有效输入屏蔽，不进行公转计数单元的计数和位置计数单元的清零。

位置计数单元的通用控制寄存器（GCONR）的 GCONR.ZMSKPOS 为 1 时，位置计数单元的 Z 相屏蔽功能使能，Z 相屏蔽的周期数由 GCONR.ZMSK 设定；公转计数单元的通用控制寄存器（GCONR）的 GCONR.ZMSKREV 为 1 时，公转计数单元的 Z 相屏蔽功能使能。

图 13-24 是公转计数模式混合计数时，在位置计数单元计数上溢后的 4 个计数周期内有 ZIN 相输入时，ZIN 相输入的动作无效，即公转计数单元不计数、位置计数单元不清零；之后再来的 ZIN 相输入正常动作。




图 13-24 公转计数模式-混合计数 Z 相屏蔽动作例 1

图 13-25 是公转计数模式混合计数时，在位置计数单元计数上溢后的第 3 个周期，计数方向发生变化，此时设定的 4 个周期的屏蔽周期变为无效（实际 ZIN 相屏蔽功能维持了 3 个周期），开始向下计数。在位置计数单元发生计数下溢后，ZIN 相屏蔽功能重新开启，维持 4 个周期后变为无效。在 ZIN 相屏蔽期间，ZIN 相的输入功能无效，即公转计数单元不计数、位置计数单元不清零；之后再来的 ZIN 相输入正常动作。




图 13-25 公转计数模式-混合计数 Z 相屏蔽动作例 2

13.2.10 周期间隔响应

Timer4/5/6 的通用比较基准值寄存器 (GCMAR~GCMDR)，在计数比较匹配时可分别产生专用有效请求信号，送到 AOS 模块中用于和其它模块关联动作。

该请求信号可以每间隔几个周期后产生一次有效的请求信号。通过设定有效周期寄存器 (VPERR) 的 VPERR.PCNTS 位来指定每隔多少个周期请求信号有效一次，其它周期内即使计数值和比较基准值寄存器 GCMAR 或 GCMBR 的值相等，也不会输出有效的请求信号。图 13-26 所示是周期间隔有效请求信号的动作例。




图 13-26 周期间隔有效请求信号动作

13.2.11 保护机制

Advanced Timer 可以对端口的输出状态进行保护控制。

Advanced Timer 有 4 个共用的端口输出无效事件接口，这 4 个接口连接刹车控制模块输出的 4 组刹车事件。每个接口上选通的异常状况事件可从刹车控制设定，当这些接口上监测到异常状况时，可以实现对通用 PWM 输出的控制。

端口在正常输出期间，若监测到从刹车控制过来的刹车事件，则端口的输出状态可变为预先设定好的状态。通用 PWM 输出端口在刹车控制异常事件发生时，端口状态可以变为输出高阻态、输出低电平或输出高电平（PCONR.DISVALA、PCONR.DISVALB 的设定决定）。

例如，若 PCONR.DISSELA[1:0]=01&PCONR.DISVALA=01 设定时，则在 CHxA 端口正常输出期间，若输出无效条件 1 上产生刹车事件，则 CHxA 端口上输出变为高阻态。

13.2.12 中断说明

Timer4/5/6 各含有 3 类共计 9 个中断。分别是 4 个通用计数比较匹配中断（含 2 个捕获输入中断）、2 个计数周期匹配中断、1 个死区时间错误中断。

13.2.12.1 计数比较匹配中断

通用比较基准值寄存器（GCMAR-GCMDR）共计 4 个，可分别与计数值比较产生比较匹配有效信号。计数比较匹配时，状态标志寄存器（STFLR）中的 STFLR.CMAF~STFLR.CMDF 位分别会被置为 1。此时若设定中断控制寄存器（ICONR）的 ICONR.INTENA~ICONR.INTEND 中相应位为 1 使能中断，则对应的中断请求也会被触发。

在硬件捕获事件选择寄存器（HCPAR、HCPBR）选择的捕获输入有效条件产生时，捕获输入动作发生。此时若设置中断控制寄存器（ICONR）的 ICONR.INTENA 或 ICONR.INTENB 位为 1 使能中断，则对应的中断请求被触发。

13.2.12.2 计数周期匹配中断

锯齿波递加计数至上溢点、锯齿波递减计数至下溢点、三角波计数至谷点或三角波计数至峰点时，状态标志寄存器（STFLR）的 STFLR.OVFF 或 STFLR.UDFF 位会被置为 1。此时若设置中断控制寄存器（ICONR）的 ICONR.INTENOVF 位与 ICONR.INTENUDF 位使能中断，则在对应的时间点可触发计数周期匹配中断。

13.2.12.3 死区时间错误中断

将死区时间基准值寄存器（DTUAR、DTDAR）的值加载到通用比较基准值寄存器（GCMAR）中时，若超过周期限制，则会产生死区时间错误，状态标志寄存器（STFLR）的 STFLR.DTEF 位会被置为 1。此时若设置中断控制寄存器（ICONR）的 ICONR.INTENDE 位使能中断，则会在该时刻触发死区时间错误中断。

13.2.13 刹车保护

当可以设定无效条件 0~3，配置 PCONR.DISVALA, PCONR.DISVALB。无效条件有效时硬件自动将端口状态改变为预设状态(高电平,低电平,高阻态,保持正常输出)。

13.2.13.1 端口刹车与软件刹车

端口经过极性选择控制，有效使能后，经过数字滤波，同步，产生端口刹车标志；端口刹车标志做为 Advanced Timer 的无效条件 3。端口刹车标志需要软件清除。




图 13-27 端口刹车与软件刹车示意图

13.2.13.2 低功耗模式自动刹车

系统进入低功耗模式，时钟停止后 PWM 将不能正常工作。低功耗模式作为 Advanced Timer 的无效条件 2 控制 PWM 刹车。

13.2.13.3 输出电平同高同低刹车

输出电平经过电平监测，有效使能后，经过同步，产生同高同低刹车标志；端口刹车标志做为 Advanced Timer 的无效条件 1。同高同低刹车标志需要软件清除。




图 13-28 输出同高同低刹车示意图

13.2.13.4 VC 刹车

VC1, VC2 中断标志经过使能后作为 Advanced Timer 的无效条件 0。




图 13-29 VC 刹车控制示意图

13.2.14 内部互连

13.2.14.1 中断触发输出

由于 Timer4/5/6 的一个中断包含多个中断源。控制触发 ADC 与控制 AOS 的中断信号有单独控制可以选择不同的源，可以选择上溢出，下溢出，4 个比较匹配共 6 个 TIMx 的中断源的任意中断源作为触发条件。




图 13-30 Timer4/5/6 中断选择

13.2.14.2 AOS 触发

AOS 是系统的内部信号，通过选择控制后可以触发 Advanced Timer 的计数器的开始，停止，清零，加 1，减 1 等功能。Advanced Timer 有 4 路 AOS 触发，每路触发可以选择不同模块的中断源。选择后的信号产生单脉冲触发输入到 Advanced Timer，控制 Advanced Timer 的计数器的开始、停止、清零。

Timer4/5/6 内部使用寄存器选择不同的 AOS_I_TRIG 作为自己的触发信号。如可使用 HSTAR 寄存器可以使用中断触发相应定时器的硬件启动。

	AOS_i_trig0	AOS_i_trig1	AOS_i_trig2	AOS_i_trig3
选择控制信号	ITRIG.IAOS0S	ITRIG.IAOS1S	ITRIG.IAOS2S	ITRIG.IAOS3S
0000	TIM0_INT	TIM0_INT	TIM0_INT	TIM0_INT
0001	TIM1_INT	TIM1_INT	TIM1_INT	TIM1_INT
0010	TIM2_INT	TIM2_INT	TIM2_INT	TIM2_INT

0011	-	-	-	-
0100	TIM4_INTS	TIM4_INTS	TIM4_INTS	TIM4_INTS
0101	TIM5_INTS	TIM5_INTS	TIM5_INTS	TIM5_INTS
0110	TIM6_INTS	TIM6_INTS	TIM6_INTS	TIM6_INTS
0111	UART0_INT	UART0_INT	UART0_INT	UART0_INT
1000	UART1_INT	UART1_INT	UART1_INT	UART1_INT
1001	-	-	-	-
1010	VC1_INT	VC1_INT	VC1_INT	VC1_INT
1011	VC2_INT	VC2_INT	VC2_INT	VC2_INT
1100	-	-	-	-
1101	PCA_INT	PCA_INT	PCA_INT	PCA_INT
1110	SPI_INT	SPI_INT	SPI_INT	SPI_INT
1111	ADC_INT	ADC_INT	ADC_INT	ADC_INT

表 13-3 AOS 源选择

13.2.14.3 端口触发 TRIGA-TRIGD

端口触发可以控制 Advanced Timer 的硬件启动、停止、清零、捕获、计数器加减计数等功能，有数字滤波功能可选，端口可以配置为芯片的任意一个端口上。

选择控制信号分别独立控制	TRIGA	TRIGB	TRIGC	TRIGD
0000	P01	P01	P01	P01
0001	P02	P02	P02	P02
0010	P03	P03	P03	P03
0011	P15	P15	P15	P15
0100	P14	P14	P14	P14
0101	P23	P23	P23	P23
0110	P24	P24	P24	P24
0111	P25	P25	P25	P25
1000	P26	P26	P26	P26
1001	P27	P27	P27	P27
1010	P31	P31	P31	P31
1011	P32	P32	P32	P32
1100	P33	P33	P33	P33
1101	P34	P34	P34	P34
1110	P35	P35	P35	P35
1111	P36	P36	P36	P36

表 13-4 端口触发选择

13.2.14.4 比较输出 VC 与 Advanced Timer 互连

VC 内部可以互连到 Advanced Timer 的捕获输入端,可以对 VC 输出的边沿进行捕获;

13.2.14.5 UART 与 Advanced Timer 互连

UART0/1/2_RX 可以通过内部互连到 BaseTimer, PCA 与 Advanced Timer。通过软件可以实现波特率的自动识别。

UART 选择控制寄存器在端口控制寄存器中 GPIO_CTRL3, VC 输出控制寄存器在 VC 控制模块。

13.3 寄存器描述

CH0 基地址 0x40003000

CH1 基地址 0x40003400

CH2 基地址 0x40003800

寄存器	偏移地址	描述
TIMx_CNTER	0x000	通用计数基准值寄存器
TIMx_PERAR	0x004	通用周期基准值寄存器
TIMx_PERBR	0x008	通用周期基准值缓存寄存器
TIMx_GCMAR	0x010	通用比较A基准值寄存器
TIMx_GCMBR	0x014	通用比较B基准值寄存器
TIMx_GCMCR	0x018	通用比较C基准值寄存器
TIMx_GCMDR	0x01C	通用比较D基准值寄存器
TIMx_DTUAR	0x040	死区时间基准值寄存器
TIMx_DTDAR	0x044	死区时间基准值寄存器
TIMx_GCONR	0x050	通用控制寄存器
TIMx_ICONR	0x054	中断控制寄存器
TIMx_PCONR	0x058	端口控制寄存器
TIMx_BCONR	0x05C	缓存控制寄存器
TIMx_DCONR	0x060	死区控制寄存器
TIMx_FCONR	0x068	滤波控制寄存器
TIMx_VPERR	0x06C	有效周期寄存器
TIMx_STFLR	0x070	状态标志寄存器
TIMx_HSTAR	0x074	硬件启动事件选择寄存器
TIMx_HSTPR	0x078	硬件停止事件选择寄存器
TIMx_HCLRR	0x07C	硬件清零事件选择寄存器
TIMx_HCPAR	0x080	硬件捕获事件选择寄存器
TIMx_HCPBR	0x084	硬件捕获事件选择寄存器
TIMx_HCUPR	0x088	硬件递减事件选择寄存器
TIMx_HCDOR	0x08C	硬件递减事件选择寄存器
TIMx_IFR	0x100	中断标志寄存器
TIMx_ICLR	0x104	中断清除寄存器
TIMx_CR	0x108	展频及中断触发选择寄存器
TIMx_AOSSR	0x110	AOS 选择寄存器, 三个通道共用
TIMx_AOSCL	0x114	AOS 刹车标志清除寄存器, 三个通道共用
TIMx_PTBKS	0x118	端口刹车控制寄存器, 三个通道共用
TIMx_TTRIG	0x11C	端口触发控制寄存器, 三个通道共用
TIMx_ITRIG	0x120	AOS 触发控制寄存器, 三个通道共用

TIMx_PTBKP	0x124	端口刹车极性控制寄存器, 三个通道共用
TIMx_SSTAR	0x3F4	软件同步启动寄存器
TIMx_SSTPR	0x3F8	软件同步停止寄存器
TIMx_SCLRR	0x3FC	软件同步清零寄存器

表 13-5 Advanced Timer 寄存器列表

13.3.1 通用计数基准值寄存器 (TIMx_CNTER)

地址偏移量: 0x000

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															
R/W															

位	符号	功能描述
31:16	Reserved	-
15:0	CNT[15:0]	当前计数器的计数值

13.3.2 通用周期基准值寄存器 (TIMx_PERAR)

地址偏移量: 0x004

复位值: 0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PERA[15:0]															
R/W															

位	符号	功能描述
31:16	Reserved	-
15:0	PERA[15:0]	计数周期值, 设定每轮计数的计数周期值

13.3.3 通用周期缓存寄存器 (TIMx_PERBR)

地址偏移量: 0x008

复位值: 0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PERB[15:0]															
R/W															

位	符号	功能描述
31:16	Reserved	-
15:0	PERB[15:0]	缓存计数周期值, 计数周期的缓存值

13.3.4 通用比较基准值寄存器 (TIMx_GCMAR-GCMDR)

地址偏移量: 0x0010, 0x0014, 0x0018, 0x001C

复位值: 0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GCMA-D [15:0]															
R/W															

位	符号	功能描述
31:16	Reserved	-
15:0	GCMA-D [15:0]	计数比较基准值, 比较基准值设定, 与计数值相等时匹配信号有效

13.3.5 死区时间基准值寄存器 (TIMx_DTUAR- DTDAR)

地址偏移量: 0x040, 0x044

复位值: 0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DTUA/DTDA [15:0]															
R/W															

位	符号	功能描述
31:16	Reserved	-
15:0	DTUA/DA [15:0]	死区时间值, 死区时间设定值

13.3.6 通用控制寄存器 (TIMx_GCONR)

地址偏移量: 0x050

复位值: 0x00000100

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												ZMSK	ZMSK	ZMSK	
												R/W	R/W	R/W	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							DIR	Res.	CKDIV			MODE		START	
							R/W		R/W			R/W		R/W	

位	标记	功能描述
31:20	Reserved	-
19:18	ZMSK	Z相输入屏蔽周期数 正交编码Z相输入被屏蔽的计数周期值 00: Z相输入屏蔽功能无效 01: 位置计数上溢后或下溢后的4个计数周期内的Z相输入被屏蔽 10: 位置计数上溢后或下溢后的8个计数周期内的Z相输入被屏蔽 11: 位置计数上溢后或下溢后的16个计数周期内的Z相输入被屏蔽
17	ZMSKPOS	Z相输入位置计数器选择 0: Z相输入时该定时器作为位置计数器, 在屏蔽周期期间内位置计数器清零功能正常动作 1: Z相输入时该定时器作为位置计数器, 在屏蔽周期期间内位置计数器清零功能被屏蔽
16	ZMSKREV	Z相输入公转计数器选择 0: Z相输入时该定时器作为公转计数器, 在屏蔽周期期间内公转计数器计数功能正常动作 1: Z相输入时该定时器作为公转计数器, 在屏蔽周期期间内公转计数器计数功能被屏蔽
15:9	Reserved	-
8	DIR	计数方向 0: 递减计数; 1: 递加计数
7	Reserved	-
6:4	CKDIV	计数时钟选择 000: PCLK0 001: PCLK0/2 010: PCLK0/4 011: PCLK0/8 100: 101: PCLK0/64 110: PCLK0/256 111: PCLK0/1024 PCLK0/16
3:1	MODE	计数模式 000: 锯齿波A模式 100: 三角波A模式 101: 三角波B模式

		请不要设定其它值
0	START	计数器启动 0: 计数器关闭; 1: 计数器启动 <i>注: 该位在软件停止条件或硬件停止条件有效时, 会自动变为0</i>

13.3.7 中断控制寄存器 (TIMx_ICONR)

地址偏移量: 0x054

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								INTEN	INTEN	INTEN	Reserved		INTEN	INTEN	INTEN
								R/W	R/W	R/W			R/W	R/W	R/W

位	标记	功能
31:9	Reserved	-
8	INTENDE	死区时间错误中断使能 0: 死区时间错误时, 该中断无效 1: 死区时间错误时, 该中断使能
7	INTENUDF	下溢中断使能 0: 锯齿波时下溢发生或三角波时计数到谷点, 该中断无效 1: 锯齿波时下溢发生或三角波时计数到谷点, 该中断使能
6	INTENOVF	上溢中断使能 0: 锯齿波时上溢发生或三角波时计数到峰点, 该中断无效 1: 锯齿波时上溢发生或三角波时计数到峰点, 该中断使能
5:4	Reserved	-
3	INTEND	计数匹配中断使能D 0: GCMDBR 寄存器与计数值相等时, 该中断无效 1: GCMDBR 寄存器与计数值相等时, 该中断使能
2	INTENC	计数匹配中断使能C 0: GCMCR 寄存器与计数值相等时, 该中断无效 1: GCMCR 寄存器与计数值相等时, 该中断使能
1	INTENB	计数匹配中断使能B 0: GCMBR 寄存器与计数值相等时, 或者发生捕获输入事件时, 该中断无效 1: GCMBR 寄存器与计数值相等时, 或者发生捕获输入事件时, 该中断使能
0	INTENA	计数匹配中断使能A 0: GCMAR 寄存器与计数值相等时, 或者发生捕获输入事件时, 该中断无效 1: GCMAR 寄存器与计数值相等时, 或者发生捕获输入事件时, 该中断使能

13.3.8 端口控制寄存器 (TIMx_PCONR)

地址偏移量: 0x058

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved	DISVALB		DISSELB		OUTENB		PERCB		CMPCB		STASTPS		STPC	STAC	CAP
	R/W		R/W		R/W		R/W		R/W		R/W		R/W	R/W	R/W

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	DISVALA		DISSELA		OUTENA		PERCA		CMPCA		STASTPS		STPC	STAC	CAP
	R/W		R/W		R/W		R/W		R/W		R/W		R/W	R/W	R/W

位	标记	功能
31:29	Reserved	-
28:27	DISVALB	CHxB 输出状态控制 00: 强制输出无效条件0~3中被选择的条件成立时, CHxB 端口正常输出 01: 强制输出无效条件0~3中被选择的条件成立时, CHxB 端口输出高阻态 10: 强制输出无效条件0~3中被选择的条件成立时, CHxB 端口输出低电平 11: 强制输出无效条件0~3中被选择的条件成立时, CHxB 端口输出高电平
26:25	DISSELB	强制输出无效条件选择B 00: 选择强制输出无效条件0; 01: 选择强制输出无效条件1 10: 选择强制输出无效条件2; 11: 选择强制输出无效条件3
24	OUTENB	输出使能B 0: Advanced Timer 功能时的 CHxB 端口输出无效 1: Advanced Timer 功能时的 CHxB 端口输出有效
23:22	PERCB	周期值匹配时端口状态设定B 00: 计数器计数值与周期值相等时, CHxB 端口输出保持为低电平 01: 计数器计数值与周期值相等时, CHxB 端口输出设定为高电平 10: 计数器计数值与周期值相等时, CHxB 端口输出设定为先前状态 11: 计数器计数值与周期值相等时, CHxB 端口输出设定为反转电平
21:20	CMPCB	比较值匹配时端口状态设定B 00: 计数器计数值与 GCMBR 相等时, CHxB 端口输出保持为低电平 01: 计数器计数值与 GCMBR 相等时, CHxB 端口输出设定为高电平 10: 计数器计数值与 GCMBR 相等时, CHxB 端口输出设定为先前状态 11: 计数器计数值与 GCMBR 相等时, CHxB 端口输出设定为反转电平
19	STASTPSB	计数开始停止端口状态选择B 0: 计数开始或停止时, CHxB 端口输出由 STACB、STPCB 决定 1: 计数开始或停止时, CHxB 端口输出设定为先前状态 <i>注: 此处的计数开始是指初始计数开始或停止再开始; 计数停止是指初始时停止或计数开始后再停止</i>

18	STPCB	计数停止端口状态设定B 0: 计数停止时, CHxB 端口输出设定为低电平 1: 计数停止时, CHxB 端口输出设定为高电平
17	STACB	计数开始端口状态设定B 0: 计数开始时, CHxB 端口输出设定为低电平 1: 计数开始时, CHxB 端口输出设定为高电平
16	CAPCB	功能模式选择B 0: 比较输出功能; 1: 捕获输入功能
15:13	Reserved	-
12:11	DISVALA	CHxA 输出状态控制 00: 强制输出无效条件0~3中被选择的条件成立时, CHxA 端口正常输出 01: 强制输出无效条件0~3中被选择的条件成立时, CHxA 端口输出高阻态 10: 强制输出无效条件0~3中被选择的条件成立时, CHxA 端口输出低电平 11: 强制输出无效条件0~3中被选择的条件成立时, CHxA 端口输出高电平
10:9	DISSELA	强制输出无效条件选择A 00: 选择强制输出无效条件0; 01: 选择强制输出无效条件1 10: 选择强制输出无效条件2; 11: 选择强制输出无效条件3
8	OUTENA	输出使能A 0: Advanced Timer 功能时的 CHxA 端口输出无效 1: Advanced Timer 功能时的 CHxA 端口输出有效
7:6	PERCA	周期值匹配时端口状态设定A 00: 计数器计数值与周期值相等时, CHxA 端口输出保持为低电平 01: 计数器计数值与周期值相等时, CHxA 端口输出设定为高电平 10: 计数器计数值与周期值相等时, CHxA 端口输出设定为先前状态 11: 计数器计数值与周期值相等时, CHxA 端口输出设定为反转电平
5:4	CMPCA	比较值匹配时端口状态设定A 00: 计数器计数值与 GCMAR 相等时, CHxA 端口输出保持为低电平 01: 计数器计数值与 GCMAR 相等时, CHxA 端口输出设定为高电平 10: 计数器计数值与 GCMAR 相等时, CHxA 端口输出设定为先前状态 11: 计数器计数值与 GCMAR 相等时, CHxA 端口输出设定为反转电平
3	STASTPSA	计数开始停止端口状态选择A 0: 计数开始或停止时, CHxA 端口输出由 STACA、STPCA 决定 1: 计数开始或停止时, CHxA 端口输出设定为先前状态 <i>注: 此处的计数开始是指初始计数开始或停止再开始; 计数停止是指初始时停止或计数开始后再停止</i>
2	STPCA	计数停止端口状态设定A 0: 计数停止时, CHxA 端口输出设定为低电平; 1: 计数停止时, CHxA 端口输出设定为高电平
1	STACA	计数开始端口状态设定A 0: 计数开始时, CHxA 端口输出设定为低电平 1: 计数开始时, CHxA 端口输出设定为高电平
0	CAPCA	功能模式选择A

		0: 比较输出功能; 1: 捕获输入功能
--	--	----------------------

13.3.9 缓存控制寄存器 (TIMx_BCONR)

地址偏移量: 0x05C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							BENP	Reserved					BENB	Res.	BENA
							R/W						R/W		R/W

位	标记	功能
31:9	Reserved	-
8	BENP	周期值缓存传送 0: 缓存传送无效 1: 缓存传送使能 (PERBR->PERAR)
7:3	Reserved	-
2	BENB	通用比较值缓存传送B 0: 缓存传送无效 1: 缓存传送使能 比较输出功能时: (GCMDR->GCMBR); 捕获输入功能时: (GCMBR->GCMDR)
1	Reserved	-
0	BENA	通用比较值缓存传送A 0: 缓存传送无效 1: 缓存传送使能 比较输出功能时: (GCMCR->GCMAR); 捕获输入功能时: (GCMAR->GCMCR)

13.3.10 死区控制寄存器 (TIMx_DCONR)

地址偏移量: 0x060

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							SEPA	Reserved						DTCEN	
							R/W							R/W	

位	标记	功能
31:9	Reserved	-
8	SEPA	分离设定 0: DTUAR 和 DTDAR 分别设定 1: DTDAR 的值和 DTUAR 的值自动相等
7:1	Reserved	-
0	DTCEN	死区功能 0: 死区功能无效 1: 死区功能有效

13.3.11 滤波控制寄存器 (TIMx_FCONR)

地址偏移量: 0x068

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	NOFICKTD		NOFI ENTD	Res.	NOFICKTC		NOFI ENTC	Res.	NOFICKTB		NOFI ENTB	Res.	NOFICKTA		NOFI ENTA
	R/W		R/W		R/W		R/W		R/W		R/W		R/W		R/W
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									NOFICKGB		NOFI	Res.	NOFICKGA		NOFI
									R/W		R/W		R/W		R/W

位	标记	功能
31	Reserved	-
30:29	NOFICKTD[1:0]	TRID 端口滤波采样基准时钟选择 00: PCLK0 01: PCLK0/4 10: PCLK0/16 11: PCLK0/64
28	NOFIENDT	TRID 端口捕获输入滤波使能, 0无效; 1使能
27	Reserved	-
26:25	NOFICKTC[1:0]	TRIC 端口滤波采样基准时钟选择 00: PCLK0 01: PCLK0/4 10: PCLK0/16 11: PCLK0/64
24	NOFIENTC	TRIC 端口捕获输入滤波使能, 0无效; 1使能
23	Reserved	-
22:21	NOFICKTB[1:0]	TRIB 端口滤波采样基准时钟选择 00: PCLK0 01: PCLK0/4 10: PCLK0/16 11: PCLK0/64
20	NOFIENBT	TRIB 端口捕获输入滤波使能, 0无效; 1使能
19	Reserved	-
18:17	NOFICKTA[1:0]	TRIA 端口滤波采样基准时钟选择 00: PCLK0 01: PCLK0/4 10: PCLK0/16 11: PCLK0/64
16	NOFIENTA	TRIA 端口捕获输入滤波使能, 0无效; 1使能
15:7	Reserved	-
6:5	NOFICKGB[1:0]	CHxIB 端口滤波采样基准时钟选择 00: PCLK0 01: PCLK0/4 10: PCLK0/16 11: PCLK0/64
4	NOFIENGB	CHxIB 端口捕获输入滤波使能, 0无效; 1使能

3	Reserved	-
2:1	NOFICKGA[1:0]	CHxIA 端口滤波采样基准时钟选择 00: PCLK0 01: PCLK0/4 10: PCLK0/16 11: PCLK0/64
0	NOFIENGA	CHxIA 端口捕获输入滤波使能, 0无效; 1使能

注意:

- TRIGA-D 滤波设置只有在 TIM4 中设置有效, 在 Timer5/6 设置无效。

13.3.12 有效周期寄存器 (TIMx_VPERR)

地址偏移量: 0x06C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved											PCNTS		PCNTE		
											R/W		R/W		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											GE		GE	GE	GE
											PERI		PERIC	PERI	PERI
											R/W		R/W	R/W	R/W

位	标记	功能
31:21	Reserved	-
20:18	PCNTS	有效周期选择 000: 有效周期选择功能无效 001: 每隔1个周期有效一次 010: 每隔2个周期有效一次 011: 每隔3个周期有效一次 100: 每隔4个周期有效一次 101: 每隔5个周期有效一次 110: 每隔6个周期有效一次 111: 每隔7个周期有效一次
17:16	PCNTE	有效周期计数条件选择 00: 有效周期选择功能无效 01: 锯齿波计数上、下溢点或三角波波谷做为计数条件 10: 锯齿波计数上、下溢点或三角波波峰做为计数条件 11: 锯齿波计数上、下溢点或三角波波谷、波峰做为计数条件
15:4	Reserved	-
3	GEPERID	通用信号有效周期选择D 0: 有效周期选择功能无效; 1: 有效周期选择功能使能
2	GEPERIC	通用信号有效周期选择C 0: 有效周期选择功能无效; 1: 有效周期选择功能使能
1	GEPERIB	通用信号有效周期选择B 0: 有效周期选择功能无效; 1: 有效周期选择功能使能
0	GEPERIA	通用信号有效周期选择A 0: 有效周期选择功能无效; 1: 有效周期选择功能使能

13.3.13 状态标志寄存器 (TIMx_STFLR)

地址偏移量: 0x070

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	
DIR	Reserved						VPERNUM			Reserved					
R							R								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							DTEF	UDFF	OVFF	Reserved	CMD	CMC	CMB	CMA	
							R/W	R/W	R/W		R/W	R/W	R/W	R/W	R/W

位	标记	功能
31	DIRF	计数方向 0: 递减计数 1: 递加计数
30:24	Reserved	-
23:21	VPERNUM	周期次数 有效周期选择功能使能时, 计数后的周期次数
20:9	Reserved	-
8	DTEF	死区时间错误 0: 未发生死区时间错误; 1: 发生死区时间错误
7	UDFF	下溢匹配 0: 未发生锯齿波下溢或三角波计数到谷点 1: 发生锯齿波下溢或三角波计数到谷点
6	OVFF	上溢匹配 0: 未发生锯齿波上溢或三角波计数到峰点 1: 发生锯齿波上溢或三角波计数到峰点
27:26	Reserved	-
3	CMDF	计数匹配D 0: GCMDF 寄存器的值与计数值不相等; 1: GCMDF 寄存器的值与计数值相等
2	CMCF	计数匹配C 0: GCMCF寄存器的值与计数值不相等; 1: GCMCF 寄存器的值与计数值相等
1	CMBF	计数匹配B 0: GCMBF 寄存器的值与计数值不相等, 且未发生 CHxB 捕获完成动作 1: GCMBF 寄存器的值与计数值相等, 或发生 CHxB 捕获完成动作
0	CMAF	计数匹配A 0: GCMAR 寄存器的值与计数值不相等, 且未发生 CHxA 捕获完成动作

		1: GCMAR 寄存器的值与计数值相等，或发生 CHxA 捕获完成动作
--	--	--------------------------------------

13.3.14 硬件启动事件选择寄存器 (TIMx_HSTAR)

地址偏移量: 0x074

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
STARTS	Reserved														
R/W															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA	HSTA
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

位	标记	功能
31	STARTS	硬件启动使能 0: 硬件启动无效 1: 硬件启动有效 <i>注: 硬件启动有效时, SSTAR 的设定无效</i>
30:16	Reserved	-
15	HSTA15	硬件启动条件15: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
14	HSTA14	硬件启动条件14: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
13	HSTA13	硬件启动条件13: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
12	HSTA12	硬件启动条件12: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
11	HSTA11	硬件启动条件11: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
10	HSTA10	硬件启动条件10: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
9	HSTA9	硬件启动条件9: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效

8	HSTA8	硬件启动条件8: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
7	HSTA7	硬件启动条件7: CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
6	HSTA6	硬件启动条件6: CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
5	HSTA5	硬件启动条件5: CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
4	HSTA4	硬件启动条件4: CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
3	HSTA3	硬件启动条件3: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
2	HSTA2	硬件启动条件2: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
1	HSTA1	硬件启动条件1: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效
0	HSTA0	硬件启动条件0: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件启动无效 1: 条件匹配时, 硬件启动有效

13.3.15 硬件停止事件选择寄存器 (TIMx_HSTPR)

地址偏移量: 0x078

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
STOPS	Reserved														
R/W															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HSTP15	HSTA14	HSTP13	HSTP12	HSTP11	HSTP10	HSTP9	HSTP8	HSTP7	HSTP6	HSTP5	HSTP4	HSTP3	HSTP2	HSTP1	HSTP0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

位	标记	功能
31	STOPS	硬件停止使能 0: 硬件停止无效 1: 硬件停止有效 <i>注: 硬件停止有效时, 软件停止的设定无效</i>
30:16	Reserved	-
15	HSTP15	硬件停止条件15: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
14	HSTP14	硬件停止条件14: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
13	HSTP13	硬件停止条件13: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
12	HSTP12	硬件停止条件12: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
11	HSTP11	硬件停止条件11: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
10	HSTP10	硬件停止条件10: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
9	HSTP9	硬件停止条件9: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效

8	HSTP8	硬件停止条件8: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
7	HSTP7	硬件停止条件7: CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
6	HSTP6	硬件停止条件6: CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
5	HSTP5	硬件停止条件5: CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
4	HSTP4	硬件停止条件4: CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
3	HSTP3	硬件停止条件3: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
2	HSTP2	硬件停止条件2: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
1	HSTP1	硬件停止条件1: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效
0	HSTP0	硬件停止条件0: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件停止无效 1: 条件匹配时, 硬件停止有效

13.3.16 硬件清零事件选择寄存器 (TIMx_HCELR)

地址偏移量: 0x07C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CLEARs	Reserved														
R/W															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL	HCEL
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

位	标记	功能
31	STARTS	硬件清零使能 0: 硬件清零无效 1: 硬件清零有效 <i>注: 硬件清零有效时, 软件清零的设定无效</i>
30:16	Reserved	-
15	HCEL15	硬件清零条件15: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
14	HCEL14	硬件清零条件14: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
13	HCEL13	硬件清零条件13: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
12	HCEL12	硬件清零条件12: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
11	HCEL11	硬件清零条件11: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
10	HCEL10	硬件清零条件10: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
9	HCEL9	硬件清零条件9: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效

8	HCEL8	硬件清零条件8: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
7	HCEL7	硬件清零条件7: CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
6	HCEL6	硬件清零条件6: CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
5	HCEL5	硬件清零条件5: CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
4	HCEL4	硬件清零条件4: CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
3	HCEL3	硬件清零条件3: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
2	HCEL2	硬件清零条件2: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
1	HCEL1	硬件清零条件1: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效
0	HCEL0	硬件清零条件0: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件清零无效 1: 条件匹配时, 硬件清零有效

13.3.17 硬件捕获 A 事件选择寄存器 (TIMx_HCPAR)

地址偏移量: 0x080

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA	HCPA
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

位	标记	功能
31:16	Reserved	-
15	HCPA15	硬件捕获A条件15: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
14	HCPA14	硬件捕获A条件14: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
13	HCPA13	硬件捕获A条件13: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
12	HCPA12	硬件捕获A条件12: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
11	HCPA11	硬件捕获A条件11: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
10	HCPA10	硬件捕获A条件10: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
9	HCPA9	硬件捕获A条件9: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
8	HCPA8	硬件捕获A条件8: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
7	HCPA7	硬件捕获A条件7: CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件捕获A无效

		1: 条件匹配时, 硬件捕获A有效
6	HCPA6	硬件捕获A条件6: CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
5	HCPA5	硬件捕获A条件5: CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
4	HCPA4	硬件捕获A条件4: CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
3	HCPA3	硬件捕获A条件3: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
2	HCPA2	硬件捕获A条件2: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
1	HCPA1	硬件捕获A条件1: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效
0	HCPA0	硬件捕获A条件0: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件捕获A无效 1: 条件匹配时, 硬件捕获A有效

13.3.18 硬件捕获 B 事件选择寄存器 (TIMx_HCPBR)

地址偏移量: 0x084

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB	HCPB
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

位	标记	功能
31:16	Reserved	-
15	HCPB15	硬件捕获B条件15: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
14	HCPB14	硬件捕获B条件14: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
13	HCPB13	硬件捕获B条件13: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
12	HCPB12	硬件捕获B条件12: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
11	HCPB11	硬件捕获B条件11: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
10	HCPB10	硬件捕获B条件10: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
9	HCPB9	硬件捕获B条件9: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
8	HCPB8	硬件捕获B条件8: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
7	HCPB7	硬件捕获B条件7: CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件捕获B无效

		1: 条件匹配时, 硬件捕获B有效
6	HCPB6	硬件捕获B条件6: CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
5	HCPB5	硬件捕获B条件5: CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
4	HCPB4	硬件捕获B条件4: CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
3	HCPB3	硬件捕获B条件3: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
2	HCPB2	硬件捕获B条件2: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
1	HCPB1	硬件捕获B条件1: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效
0	HCPB0	硬件捕获B条件0: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件捕获B无效 1: 条件匹配时, 硬件捕获B有效

13.3.19 硬件递加事件选择寄存器 (TIMx_HCUPR)

地址偏移量: 0x088

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												HCUP	HCUP	HCUP	HCUP
												19	18	17	16
												R/W	R/W	R/W	R/W

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HCUP	HCUP	HCUP	HCUP	HCUP	HCUP	HCUP	HCUP	HCUP	HCUP	HCUP	HCUP	HCUP	HCUP	HCUP	HCUP
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

位	标记	功能
31:20	Reserved	-
19	HCUP19	硬件递加条件: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
18	HCUP18	硬件递加条件: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
17	HCUP17	硬件递加条件: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
16	HCUP16	硬件递加条件: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
15	HCUP15	硬件递加条件: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
14	HCUP14	硬件递加条件: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
13	HCUP13	硬件递加条件: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
12	HCUP12	硬件递加条件: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效

11	HCUP11	硬件递加条件: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
10	HCUP10	硬件递加条件: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
9	HCUP9	硬件递加条件: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
8	HCUP8	硬件递加条件: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
7	HCUP7	硬件递加条件: CHxB 端口为高电平时, CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
6	HCUP6	硬件递加条件: CHxB 端口为高电平时, CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
5	HCUP5	硬件递加条件: CHxB 端口为低电平时, CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
4	HCUP4	硬件递加条件: CHxB 端口为低电平时, CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
3	HCUP3	硬件递加条件: CHxA 端口为高电平时, CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
2	HCUP2	硬件递加条件: CHxA 端口为高电平时, CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
1	HCUP1	硬件递加条件: CHxA 端口为低电平时, CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效
0	HCUP0	硬件递加条件: CHxA 端口为低电平时, CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件递加无效 1: 条件匹配时, 硬件递加有效

13.3.20 硬件递减事件选择寄存器 (TIMx_HCDOR)

地址偏移量: 0x08C

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												HCD	HCD	HCD	HCD
												O	O	O	O
												R/W	R/W	R/W	R/W

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HCD	HCD	HCD	HCD	HCD	HCD	HCD	HCD	HCD	HCD	HCD	HCD	HCD	HCD	HCD	HCD
O	O	O	O	O	O	O	O	O	O	O	O	O	O	O	O
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

位	标记	功能
31:20	Reserved	-
19	HCDO19	硬件递减条件: 从 AOS 来的事件触发3有效 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
18	HCDO18	硬件递减条件: 从 AOS 来的事件触发2有效 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
17	HCDO17	硬件递减条件: 从 AOS 来的事件触发1有效 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
16	HCDO16	硬件递减条件: 从 AOS 来的事件触发0有效 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
15	HCDO15	硬件递减条件: TIMTRID 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
14	HCDO14	硬件递减条件: TIMTRID 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
13	HCDO13	硬件递减条件: TIMTRIC 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
12	HCDO12	硬件递减条件: TIMTRIC 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效

11	HCDO11	硬件递减条件: TIMTRIB 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
10	HCDO10	硬件递减条件: TIMTRIB 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
9	HCDO9	硬件递减条件: TIMTRIA 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
8	HCDO8	硬件递减条件: TIMTRIA 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
7	HCDO7	硬件递减条件: CHxB 端口为高电平时, CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
6	HCDO6	硬件递减条件: CHxB 端口为高电平时, CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
5	HCDO5	硬件递减条件: CHxB 端口为低电平时, CHxA 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
4	HCDO4	硬件递减条件: CHxB 端口为低电平时, CHxA 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
3	HCDO3	硬件递减条件: CHxA 端口为高电平时, CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
2	HCDO2	硬件递减条件: CHxA 端口为高电平时, CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
1	HCDO1	硬件递减条件: CHxA 端口为低电平时, CHxB 端口上采样到下降沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效
0	HCDO0	硬件递减条件: CHxA 端口为低电平时, CHxB 端口上采样到上升沿 0: 条件匹配时, 硬件递减无效 1: 条件匹配时, 硬件递减有效

13.3.21 软件同步启动寄存器 (TIMx_SSTAR)

地址偏移量: 0x3F4

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													SSTA2	SSTA1	SSTA0
													R/W	R/W	R/W

位	标记	功能
31:3	Reserved	
2	SSTA2	Timer6 软件启动 0: 软件启动无效 1: 软件启动使能
1	SSTA1	Timer5 软件启动 0: 软件启动无效 1: 软件启动使能
0	SSTA0	Timer4 软件启动 0: 软件启动无效 1: 软件启动使能

13.3.22 软件同步停止寄存器 (TIMx_SSTPR)

地址偏移量: 0x3F8

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													SSTP2	SSTP1	SSTP0
													R/W	R/W	R/W

位	标记	功能
31:3	Reserved	
2	SSTP2	Timer6 软件停止 0: 软件停止无效 1: 软件停止使能
1	SSTP1	Timer5 软件停止 0: 软件停止无效 1: 软件停止使能
0	SSTP0	Timer4 软件停止 0: 软件停止无效 1: 软件停止使能

13.3.23 软件同步清零寄存器 (TIMx_SCLRR)

地址偏移量: 0x3FC

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													SCLR2	SCLR1	SCLR0
													R/W	R/W	R/W

位	标记	功能
31:3	Reserved	
2	SCLR2	Timer6 软件清零 0: 软件清零无效 1: 软件清零使能
1	SCLR1	Timer5 软件清零 0: 软件清零无效 1: 软件清零使能
0	SCLR0	Timer4 软件清零 0: 软件清零无效 1: 软件清零使能

13.3.24 中断标志寄存器 (TIMx_IFR)

地址偏移量: 0x100

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SAMHF	SAMLF	Reserved					DTEF	UDFF	OVFF	Reserved		CMDF	CMCF	CMBF	CMAF
RO	RO						RO	RO	RO			RO	RO	RO	RO

位	标记	位名 功能
31:16	Reserved	-
15	SAMHF	CHxA/B 端口高状态中断标志 0: CHxA 和 CHxB 端口上没有同时出现高电平 1: CHxA 和 CHxB 端口上同时出现高电平
14	SAMLF	CHxA/B 端口低状态中断标志 0: CHxA 和 CHxB 端口上没有同时出现低电平 1: CHxA 和 CHxB 端口上同时出现低电平
13:9	Reserved	-
8	DTEF	死区时间错误中断标志 0: 未发生死区时间错误; 1: 发生死区时间错误
7	UDFF	下溢匹配中断标志 0: 未发生锯齿波下溢或三角波计数到谷点 1: 发生锯齿波下溢或三角波计数到谷点
6	OVFF	上溢匹配中断标志 0: 未发生锯齿波上溢或三角波计数到峰点 1: 发生锯齿波上溢或三角波计数到峰点
5:4	Reserved	-
3	CMDF	计数匹配D中断标志 0: GCMDR 寄存器的值与计数值不相等; 1: GCMDR 寄存器的值与计数值相等
2	CMCF	计数匹配C中断标志 0: GCMCR 寄存器的值与计数值不相等; 1: GCMCR 寄存器的值与计数值相等
1	CMBF	计数匹配B中断标志 0: GCMBR 寄存器的值与计数值不相等, 且未发生 CHxB 捕获完成动作 1: GCMBR 寄存器的值与计数值相等, 或发生 CHxB 捕获完成动作
0	CMAF	计数匹配A中断标志 0: GCMAF 寄存器的值与计数值不相等, 且未发生 CHxA 捕获完成动作

		1: GCMAR 寄存器的值与计数值相等, 或发生 CHxA 捕获完成动作
--	--	---------------------------------------

13.3.25 中断标志清除寄存器 (TIMx_ICLR)

地址偏移量: 0x104

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SAMHC	SAMLC	Reserved -					DTEC	UDFC	OVFC	Reserved		CMDC	CMCC	CMBC	CMAC
W0	W0						W0	W0	W0			W0	W0	W0	W0

位	标记	功能
31:16	Reserved	-
15	SAMHC	CHxA/B 端口高状态中断标志清除, 写1无效, 写0清除对应中断
14	SAMLC	CHxA/B 端口低状态中断标志清除, 写1无效, 写0清除对应中断
13:9	Reserved	-
8	DTEC	死区时间错误中断标志清除, 写1无效, 写0清除对应中断
7	UDFC	下溢匹配中断标志清除, 写1无效, 写0清除对应中断
6	OVFC	上溢匹配中断标志清除, 写1无效, 写0清除对应中断
5:4	Reserved	-
3	CMDC	计数匹配D中断标志清除, 写1无效, 写0清除对应中断
2	CMCC	计数匹配C中断标志清除, 写1无效, 写0清除对应中断
1	CMBC	计数匹配B中断标志清除, 写1无效, 写0清除对应中断
0	CMAC	计数匹配A中断标志清除, 写1无效, 写0清除对应中断

13.3.26 展频及中断触发选择 (TIMx_CR)

地址偏移量: 0x108

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					DITENS	DITENB	DITNA	UDFE	OVFE	Reserved		CMDE	CMCE	CMBE	CMAE
					R/W	R/W	R/W	R/W	R/W			R/W	R/W	R/W	R/W

位	标记	功能
31:11	Reserved	-
10	DITENS	PWM 展频计数选择 0: 选择下溢出, 1: 选择上溢出
9	DITENB	PWM 通道B展频使能 0: 使能无效, 1: 使能有效, 每个周期改变 PWM 的输出延时
9	DITENA	PWM 通道A展频使能 0: 使能无效, 1: 使能有效, 每个周期改变 PWM 的输出延时
7	UDFE	下溢匹配使能触发 ADC 0: 使能无效, 1: 使能有效, 这个中断可以控制 ADC/AOS_i_tirg
6	OVFE	上溢匹配使能触发 ADC 0: 使能无效, 1: 使能有效, 这个中断可以控制 ADC/AOS_i_tirg
5:4	Reserved	-
3	CMDE	计数匹配D使能触发 ADC 0: 使能无效, 1: 使能有效, 这个中断可以控制 ADC/AOS_i_tirg
2	CMCE	计数匹配C使能触发 ADC 0: 使能无效, 1: 使能有效, 这个中断可以控制 ADC/AOS_i_tirg
1	CMBE	计数匹配B使能触发 ADC 0: 使能无效, 1: 使能有效, 这个中断可以控制 ADC/AOS_i_tirg
0	CMAE	计数匹配A使能触发 ADC 0: 使能无效, 1: 使能有效, 这个中断可以控制 ADC/AOS_i_tirg

13.3.27 AOS 选择控制寄存器 (TIMx_AOSSR)

地址偏移量: 0x110

复位值: 0x0000 0000

Timer4/5/6 使用同一个实体寄存器, 任意一个定时器其更改后, 在另外两个定时器的值会同时更改。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	SMH2	SMH1	SMH0	SML2	SML1	SML0	SOFTB	Reserved	BFILTEN	BFILTS	FSAME	FBRAKE			
	R/W	R/W	R/W	R/W	R/W	R/W	R/W		R/W	R/W	R	R			

位	标记	功能
31:14	Reserved	-
13	SMH2	通道2同高选择 0: 选择无效, 1: 选择有效, 出现同高时 AOS_i_odis[1]
12	SMH1	通道1同高选择 0: 选择无效, 1: 选择有效, 出现同高时 AOS_i_odis[1]
11	SMH0	通道0同高选择 0: 选择无效, 1: 选择有效, 出现同高时 AOS_i_odis[1]
10	SML2	通道2同低选择 0: 选择无效, 1: 选择有效, 出现同低时 AOS_i_odis[1]
9	SML1	通道1同低选择 0: 选择无效, 1: 选择有效, 出现同低时 AOS_i_odis[1]
8	SML0	通道0同低选择 0: 选择无效, 1: 选择有效, 出现同低时 AOS_i_odis[1]
7	SOFTBK	软件刹车: 写1实现软件刹车
13	Reserved	-
4	BFILTEN	端口刹车滤波使能
3:2	BFILTS	端口刹车滤波时钟选择
1	FSAME	同高同低刹车标志, 只读
0	FBRAKE	端口刹车标志, 只读

13.3.28 AOS 选择控制寄存器标志清除 (TIMx_AOSCL)

地址偏移量: 0x114

复位值: 0x0000 0000

Timer4/5/6 使用同一个实体寄存器, 任意一个定时器其更改后, 在另外两个定时器的值会同时更改。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													FSAM	FBRAKE	
													R	R	

位	标记	功能
31:2	Reserved	-
1	FSAME	同高同低刹车标志清除, 写0清除, 写1无效, 读恒为1
0	FBRAKE	端口刹车标志清除, 写0清除, 写1无效, 读恒为1

13.3.29 端口刹车控制寄存器 (TIMx_PTBKS)

地址偏移量: 0x118

复位值: 0x0000 0000

Timer4/5/6 使用同一个实体寄存器, 任意一个定时器其更改后, 在另外两个定时器的值会同时更改。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EN15	EN14	EN13	EN12	EN11	EN10	EN9	EN8	EN7	EN6	EN5	EN4	EN3	EN2	EN1	EN0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

位	标记	功能
31:16	Reserved	-
15	EN15	P36 刹车端口使能: 1 选择, 0无效
14	EN14	P35 刹车端口使能: 1 选择, 0无效
13	EN13	P34 刹车端口使能: 1 选择, 0无效
12	EN12	P33 刹车端口使能: 1 选择, 0无效
11	EN11	P32 刹车端口使能: 1 选择, 0无效
10	EN10	P31 刹车端口使能: 1 选择, 0无效
9	EN9	P27 刹车端口使能: 1 选择, 0无效
8	EN8	P26 刹车端口使能: 1 选择, 0无效
7	EN7	P26 刹车端口使能: 1 选择, 0无效
6	EN6	P24 刹车端口使能: 1 选择, 0无效
5	EN5	P23 刹车端口使能: 1 选择, 0无效
4	EN4	P15 刹车端口使能: 1 选择, 0无效
3	EN3	P14 刹车端口使能: 1 选择, 0无效
2	EN2	P03 刹车端口使能: 1 选择, 0无效
1	EN1	P02 刹车端口使能: 1 选择, 0无效
0	EN0	P01 刹车端口使能: 1 选择, 0无效

13.3.30 端口触发控制寄存器 (TIMx_TTRIG)

地址偏移量: 0x11C

复位值: 0x0000 0000

Timer4/5/6 使用同一个实体寄存器, 任意一个定时器其更改后, 在另外两个定时器的值会同时更改。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRIGDS				TRIGCS				TRIGBS				TRIGAS			
R/W				R/W				R/W				R/W			

位	标记	功能
31:16	Reserved	-
15:12	TRIGDS	TIMx 触发D端口选择
11:8	TRIGCS	TIMx 触发C端口选择
7:4	TRIGBS	TIMx 触发B端口选择
3:0	TRIGAS	TIMx 触发A端口选择

控制信号与端口选择如下

0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
P01	P02	P03	P15	P14	P23	P24	P25	P26	P27	P31	P32	P33	P34	P35	P36

13.3.31 AOS 触发控制寄存器 (TIMx_ITRIG)

地址偏移量: 0x120

复位值: 0x0000 0000

Timer4/5/6 使用同一个实体寄存器, 任意一个定时器其更改后, 在另外两个定时器的值会同时更改。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IAOS3S				IAOS2S				IAOS1S				IAOS0S			
R/W				R/W				R/W				R/W			

位	标记	功能
31:16	Reserved	-
15:12	IAOS3S	TIMx AOS3 触发源选择
11:8	IAOS2S	TIMx AOS2 触发源选择
7:4	IAOS1S	TIMx AOS1 触发源选择
3:0	IAOS0S	TIMx AOS0 触发源选择

控制信号 (IAOSxS) 与中断源选择如下 (x=0,1,2,3)

0000	0001	0010	0011	0100	0101	0110	0111
TIM0_INT	TIM1_INT	TIM2_INT	NC	TIM4_INTS	TIM5_INTS	TIM6_INTS	UART0_INT
1000	1001	1010	1011	1100	1101	1110	1111
UART1_INT	NC	VC1_INT	VC2_INT	NC	PCA_INT	SPI_INT	ADC_INT

13.3.32 端口刹车极性控制寄存器 (TIMx_PTBKP)

地址偏移量: 0x124

复位值: 0x0000 0000

Timer4/5/6 使用同一个实体寄存器, 任意一个定时器其更改后, 在另外两个定时器的值会同时更改。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POL15	POL14	POL13	POL12	POL11	POL10	POL9	POL8	POL7	POL6	POL5	POL4	POL3	POL2	POL1	POL0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

位	标记	功能
31:16	Reserved	-
15	POL15	P36 刹车端口极性选择: 1 低电平有效, 0 高电平有效
14	POL14	P35 刹车端口极性选择: 1 低电平有效, 0 高电平有效
13	POL13	P34 刹车端口极性选择: 1 低电平有效, 0 高电平有效
12	POL12	P33 刹车端口极性选择: 1 低电平有效, 0 高电平有效
11	POL11	P32 刹车端口极性选择: 1 低电平有效, 0 高电平有效
10	POL10	P31 刹车端口极性选择: 1 低电平有效, 0 高电平有效
9	POL9	P27 刹车端口极性选择: 1 低电平有效, 0 高电平有效
8	POL8	P26 刹车端口极性选择: 1 低电平有效, 0 高电平有效
7	POL7	P26 刹车端口极性选择: 1 低电平有效, 0 高电平有效
6	POL6	P24 刹车端口极性选择: 1 低电平有效, 0 高电平有效
5	POL5	P23 刹车端口极性选择: 1 低电平有效, 0 高电平有效
4	POL4	P15 刹车端口极性选择: 1 低电平有效, 0 高电平有效
3	POL3	P14 刹车端口极性选择: 1 低电平有效, 0 高电平有效
2	POL2	P03 刹车端口极性选择: 1 低电平有效, 0 高电平有效
1	POL1	P02 刹车端口极性选择: 1 低电平有效, 0 高电平有效
0	POL0	P01 刹车端口极性选择: 1 低电平有效, 0 高电平有效

14 看门狗定时器（WDT）

14.1 WDT 简介

WDT 可用于检测 and 解决由软件错误引起的故障。当 WDT 计数器达到设定的溢出时间后，会触发中断或产生系统复位。WDT 由专用的 10KHz 片内振荡器驱动。




图 14-1 WDT 整体框图

14.2 WDT 功能描述

- 20Bit 自由运行的递增计数器，溢出时间可配置为 1.6ms – 50s。
- 溢出后的动作可配置为中断或复位。
- WDT 时钟由独立的 RC 振荡器提供，可在 Sleep 和 DeepSleep 模式下工作。
- WDTCON 寄存器只有在 WDT 未被启动时才能修改，以防止启动后无意之间修改 WDT 的配置。

14.2.1 WDT 溢出后产生中断

在本模式下，WDT 将按所设定的时间周期性地产生中断。在中断服务程序中需要清除 WDT 中断标志。

配置方法如下所示：

Step1: 配置 WDT_CON.WOV，选择 WDT 计时溢出时间。

Step2: 设置 WDT_CON.WINT_EN 为 1，选择 WDT 溢出后产生中断。

Step3: 使能 NVIC 中断向量表中的 WDT 中断。

Step4: 向 WDT_RST 寄存器依次写入 0x1E、0xE1，启动 WDT 定时器。

Step5: 在中断服务程序中向 WDT_RST 寄存器依次写入 0x1E、0xE1 以清除中断标志。

14.2.2 WDT 溢出后产生复位

在本模式下，WDT 计数器溢出后会产生 Reset 信号，该信号会复位 MCU。用户程序需要在 WDT 溢出前清零 WDT 计数器，从而避免产生 WDT 复位。

配置方法如下所示：

Step1: 配置 WDT_CON.WOV，选择 WDT 计数器溢出时间。

Step2: 设置 WDT_CON.WINT_EN 为 0，选择 WDT 溢出后产生复位。

Step3: 向 WDT_RST 寄存器依次写入 0x1E、0xE1，启动 WDT 定时器。

Step4: 在 WDT 溢出前向 WDT_RST 寄存器依次写入 0x1E、0xE1 以清零 WDT 计数器。

注：由于 WDT 振荡器是低精度的 RC 振荡器，强烈建议在 WDT 计数器计数值到达溢出值的一半之前对 WDT 进行清零。

14.3 WDT 寄存器描述

基地址 0X40000C00

寄存器	偏移地址	描述
WDT_RST	0X080	WDT清除控制寄存器
WDT_CON	0X084	WDT控制寄存器

表 14-1 WDT 寄存器列表

14.3.1 WDT 清除控制寄存器（WDT_RST）

偏移地址：0x080

复位值：0x0000 0000

31:8	7	6	5	4	3	2	1	0
Reserved	WDTRST							
	WO							

位	符号	描述
31:8	Reserved	保留位，读为0
7:0	WDTRST	看门狗启动/清零控制 当看门狗未启动时，向该寄存器依次写入0x1E、0xE1，启动WDT定时器。 当看门狗已启动时，向该寄存器依次写入0x1E、0xE1，清零WDT定时器及中断标志。

14.3.2 WDT_CON 寄存器

偏移地址: 0x084

复位值: 0x0000 000F

注:

- 该寄存器只有在 WDT 未运行时才可以写入。

31:16	15:8	7	6	5	4	3	2	1	0
Reserved	WCNTL	WDINT	Res.	WINT_EN	WDTR	WOV			
	RO	RO		R/W	RO	R/W			

位	符号	描述
31:16	Reserved	保留位，读为0
15:8	WCNTL	WDT计数器低8位
7	WDINT	WDT中断标志 1: 已发生WDT中断，向WDT_RST寄存器依次写入0x1E、0xE1以清除该中断标志。 0: 未发生WDT中断。
5	WINT_EN	WDT溢出后的动作配置 1: WDT溢出后产生中断。 0: WDT溢出后产生复位。
4	WDTR	WDT运行标志 1: WDT正在运行 0: WDT停止
3:0	WOV[3:0]	WDT计时溢出时间配置 0000: 1.6ms 1000: 500ms 0001: 3.2ms 1001: 820ms 0010: 6.4ms 1010: 1.64s 0011: 13ms 1011: 3.28s 0100: 26ms 1100: 6.55s 0101: 51ms 1101: 13.1s 0110: 102ms 1110: 26.2s 0111: 205ms 1111: 52.4s

15 通用同步异步收发器（UART）

15.1 概述

本产品带有 2 个通用 UART 模块（UART0/1），支持半双工和全双工传输；支持 8bit、9bit 数据格式；支持 Mode0/1/2/3 四种不同传输模式；UART0 的波特率由 TIMER0 产生，UART1 的波特率由 TIMER1 产生；支持多机通讯模式；支持自动地址识别；支持给定地址和广播地址。

通用 UART（UART0/1）只有一个时钟输入 PCLK，寄存器配置逻辑和数据收发逻辑都工作在该时钟域。

15.2 结构框图




图 15-1 UART结构框图

15.3 工作模式

15.3.1 Mode0（同步模式，半双工）

当工作在 Mode0 时, UART 工作在同步模式, 其波特率为固定的 PCLK 时钟的 1/12。UART 接收数据由 RXD 输入、UART 发送数据有 RXD 输出, RXD 此时为输入输出端口。UART 同步移位时钟由 TXD 输出, TXD 此时为输出端口。注意, 本模式只能作为主机发送同步移位时钟, 不可以作为从机从外部接收该时钟。该模式下, 传输的数据位宽只能是 8 位的, 没有起始位和结束位。

将 UARTx_SCON.SM0 和 UARTx_SCON.SM1 清零, 可进入 Mode0 工作模式。

15.3.1.1 发送数据

发送数据时, 清除 UARTx_SCON.REN 位, 并将数据写入 UARTx_SBUF 寄存器。此时, 发送数据将从 RXD 输出 (低位在先, 高位在后), 同步移位时钟从 TXD 输出。




图 15-2 Mode0 发送数据

15.3.1.2 接收数据

接收数据时，将 UARTx_SCON.REN 位置 1，并将 UARTx_ISR.RI 位清零。当接收结束，数据可从 UARTx_SBUF 寄存器读出。此时，接收数据从 RXD 输入（低位在先，高位在后），同步移位时钟从 TXD 输出。




图 15-3 Mode0 接收数据

15.3.2 Mode1（异步模式，全双工）

当工作在 Mode1 时，发送数据通过 TXD 发送，接收数据通过 RXD 接收。该数据由 10 位组成：起始位“0”开始，紧接着 8 位数据位（低位在先，高位在后），最后是结束位“1”。

该模式下，波特率由定时器模块产生，并且是可编程的。UART0 的波特率由 TIMER0 产生，UART1 的波特率由 TIMER1 产生。

将 UARTx_SCON.SM0 清 0，UARTx_SCON.SM1 置 1，可进入 Mode1 工作模式。

15.3.2.1 发送数据

发送数据时，与 UARTx_SCON.REN 的值无关，将所发送数据写入 UARTx_SBUF 寄存器中，数据就会从 TXD 移出（低位在先，高位在后）。




图 15-4 Mode1 发送数据

15.3.2.2 接收数据

接收数据时，需将 UARTx_SCON.REN 位置 1，并将 UARTx_ISR.RI 位清 0。开始接收 RXD 上数据（低位在先，高位在后），当接收完毕，可以从 UARTx_SBUF 寄存器读出。




图 15-5 Mode1 接收数据

15.3.3 Mode2（异步模式，全双工）

当工作在 Mode2 时，发送数据通过 TXD 发送，接收数据通过 RXD 接收。该数据由 11 位组成：起始位“0”开始，接着是 8 个数据位，1 个 TB8 位和结束位。额外的 TB8 位是用来在多机通讯环境下使用，当 TB8=1，表明所接收的是地址帧；当 TB8=0，表明所接收的是数据帧。当不需要多机通讯时，此位也可以作为奇偶校验位来使用。该模式下，波特率可以独立产生，不需要外部 TIMER 产生。

将 UARTx_SCON.SM0 置 1，UARTx_SCON.SM1 清 0，可进入 Mode2 工作模式。

15.3.3.1 发送数据

发送数据时，与 UARTx_SCON.REN 的值无关，并将所发送数据写入 UARTx_SBUF 寄存器中，数据就会从 TXD 移出（低位在先，高位在后）。




图 15-6 Mode2 发送数据

15.3.3.2 接收数据

接收数据时，需将 UARTx_SCON.REN 位置 1，并将 UARTx_ISR.RI 位清 0。开始接收 RXD 上数据（低位在先，高位在后），当接收完毕，可以从 UARTx_SBUF 寄存器读出。




图 15-7 Mode2 接收数据

15.3.4 Mode3（异步模式，全双工）

Mode3 的数据格式，传输时序以及操作方式都与 Mode2 相同，唯一的区别是 Mode3 的波特率由 TIMER 产生，而不是像 Mode2 由设备自己独立产生。Mode3 的波特率是可编程的，波特率生成方式与 Mode1 相同。本产品中，UART0 的波特率由 TIMER0 产生，UART1 的波特率由 TIMER1 产生。

将 UARTx_SCON.SM0 置 1，UARTx_SCON.SM1 置 1，可进入 Mode3 工作模式。

15.4 波特率编程

15.4.1 Mode0

当工作在 Mode0 时，波特率被固定在 PCLK 的 1/12，不需要 TIMER 的支持。

15.4.2 Mode1/3

当工作在 Mode1 或者 Mode3 时，波特率由 TIMER 的溢出时间决定。具体公式如下图所示：

$$\text{BaudRate} = \frac{(\text{UARTx_SCON.DBAUD} + 1) * \text{Freq}}{32 * (65536 - \text{TM})}$$

其中，UARTx_SCON.DBAUD 表示双倍波特率，Freq 为 PCLK 时钟频率，TM 为 TIMER 计数值。注意，TIMER 必须配置为 16 位自动重载入模式，计数寄存器和重载寄存器都得写入 TM 值。

15.4.3 Mode2

当工作在 Mode2 时，波特率被固定在如下公式所得值：

$$\text{BaudRate} = \frac{(\text{UARTx_SCON.DBAUD} + 1) * \text{Freq}}{64}$$

其中，UARTx_SCON.DBAUD 表示双倍波特率，Freq 为 PCLK 时钟频率。

15.5 帧错误检测

Mode1/2/3 具有帧错误检测功能，硬件会自动检测接收到的帧数据是否带有效的 Stop 位。如果没有收到有效 Stop 位，则 UARTx_ISR.FE 置 1。UARTx_ISR.FE 位由硬件置 1，软件清 0，如果软件未及时清 0，则后续收到数据即使带有效 Stop 位，也不会把 UARTx_ISR.FE 标志清 0。

15.6 多机通讯

Mode2/3 具有多机通讯功能，为此在其帧格式中增加了 1 位 TB8/RB8。将 UARTx_SCON.SM2 置“1”，可开启多机通讯位。

当开启多机通讯位后，发送数据时，主机可以通过 UARTx_SCON.TB8 来区分当前帧是地址帧 (UARTx_SCON.TB8=1) 还是数据帧 (UARTx_SCON.TB8=0)。接收数据时，从机会忽略 RB8 位 (第 9 位) 为“0”的当前接收帧。当收到帧的 RB8 位 (第 9 位) 为“1”表明其是地址帧，从机会继续判断接收到的地址与其自身地址是否相等。如果匹配，则从机会对 UARTx_SCON.RB8 置“1”，并对 UARTx_ISR.RI 置“1”，以表明该帧为地址帧并且地址已经匹配。从机软件看到 UARTx_SCON.RB8=1 并且 UARTx_ISR.RI=1 后，先把 UARTx_SCON.SM2 位清“0”，然后准备接受给它的数据帧。如果地址不等，表明主机并不是寻址该从机，从机硬件保持 UARTx_SCON.RB8 和 UARTx_ISR.RI 为“0”，软件保持 UARTx_SCON.SM2 位为“1”，从机继续处于地址监听状态。

15.7 自动地址识别

当开启多机通讯位后 (UARTx_SCON.SM2 置“1”), 自动地址识别功能也将开启。该功能由硬件实现, 使得从机可以检测接收到每个地址帧, 如果该地址与从机地址匹配, 接收端会给出 UARTx_ISR.RI 接收标志。如果地址不匹配, 则接收端不会给出任何接收标志。

如果有需要, 也可以在 Mode1 下开启多机通讯位, 此时 TB8 位由 Stop 位代替。当从机接收到匹配的地址帧和有效的 Stop 位时, UARTx_ISR.RI 会被置“1”。

为了支持自动地址识别, 定义了广播地址和给定地址的概念。

15.7.1 给定地址

UART 设备的 UARTx_SADDR 寄存器用来表示自己的设备给定地址, UARTx_SADEN 寄存器是地址掩码, 可以用来定义地址中的无关位。当 UARTx_SADEN 的某一位为“0”, 表示该位地址为无关位, 也就是说在地址匹配过程中, 该位地址不参与地址匹配。这些无关位增加了寻址的灵活性, 使得主机可以同时寻址一个或者多个从机设备。注意, 如果需要给出唯一匹配地址, UARTx_SADEN 寄存器必须设为 8'hFF。

$$\text{GivenAddr} = \text{SADDR} \& \text{SADEN}$$

15.7.2 广播地址

广播地址是用来同时寻址所有从机设备的, 一般广播地址为 8'hFF。

$$\text{BroadCastAddr} = \text{SADDR} | \text{SADEN}$$

15.7.3 举例

假设某从机的 UARTx_SADDR 和 UARTx_SADEN 配置如下:

SADDR: 8'b01101001

SADEN: 8'b11111011

那么其给定地址和广播地址如下:

Given: 8'b01101x01

Broadcast: 8'b11111x11

可见，主机可以用四个地址寻址到本从机，分别是：

8'b01101001 和 8'b01101101 (given address)

8'b11111011 和 8'b11111111 (broadcast address)。

15.8 收发端缓存

15.8.1 接收缓存

通用 UART (UART0/1) 接收端有一个帧长度 (8/9bits) 的接收缓存，也就是说当一帧数据接收完毕后，接收缓存中的数据会被一直保持，直到下一帧数据的 Stop 位接收完毕后，接收缓存才会更新为新一帧数据。




图 15-8 接收缓存

15.8.2 发送缓存

通用 UART (UART0/1) 发送端不支持发送缓存。如果在发送数据过程中，填写 UARTx_SBUF 寄存器，将会破坏当前正在发送数据。软件应该避免这种操作。

15.9 不同波特率的分频设置

波特率	PCLK = 1 MHz					
	双波特率			单波特率		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	26	2403.85	0.16%	13	2403.85	0.16%
4800	13	4807.69	0.16%	7	4464.29	-6.99%
9600	7	8928.57	-6.99%	3	10416.67	8.51%
19200	3	20833.33	8.51%	2	15625.00	-18.62%
38400	2	31250.00	-18.62%	1	31250.00	-18.62%
57600	1	62500.00	8.51%	1	31250.00	-45.75%
76800	1	62500.00	-18.62%	0	#DIV/0!	#DIV/0!
115200	1	62500.00	-45.75%	0	#DIV/0!	#DIV/0!

波特率	PCLK = 4 MHz					
	双波特率			单波特率		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	104	2403.85	0.16%	52	2403.85	0.16%
4800	52	4807.69	0.16%	26	4807.69	0.16%
9600	26	9615.38	0.16%	13	9615.38	0.16%
19200	13	19230.77	0.16%	7	17857.14	-6.99%
38400	7	35714.29	-6.99%	3	41666.67	8.51%
57600	4	62500.00	8.51%	2	62500.00	8.51%
76800	3	83333.33	8.51%	2	62500.00	-18.62%
115200	2	125000.00	8.51%	1	125000.00	8.51%

波特率	PCLK = 10 MHz					
	双波特率			单波特率		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	260	2403.85	0.16%	130	2403.85	0.16%
4800	130	4807.69	0.16%	65	4807.69	0.16%
9600	65	9615.38	0.16%	33	9469.70	-1.36%
19200	33	18939.39	-1.36%	16	19531.25	1.73%
38400	16	39062.50	1.73%	8	39062.50	1.73%
57600	11	56818.18	-1.36%	5	62500.00	8.51%

76800	8	78125.00	1.73%	4	78125.00	1.73%
115200	5	125000.00	8.51%	3	104166.67	-9.58%

波特率	PCLK = 14 MHz					
	双波特率			单波特率		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	365	2397.26	-0.11%	182	2403.85	0.16%
4800	182	4807.69	0.16%	91	4807.69	0.16%
9600	91	9615.38	0.16%	46	9510.87	-0.93%
19200	46	19021.74	-0.93%	23	19021.74	-0.93%
38400	23	38043.48	-0.93%	11	39772.73	3.57%
57600	15	58333.33	1.27%	8	54687.50	-5.06%
76800	11	79545.45	3.57%	6	72916.67	-5.06%
115200	8	109375.00	-5.06%	4	109375.00	-5.06%

波特率	PCLK = 20 MHz					
	双波特率			单波特率		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	521	2399.23	-0.03%	260	2403.85	0.16%
4800	260	4807.69	0.16%	130	4807.69	0.16%
9600	130	9615.38	0.16%	65	9615.38	0.16%
19200	65	19230.77	0.16%	33	18939.39	-1.36%
38400	33	37878.79	-1.36%	16	39062.50	1.73%
57600	22	56818.18	-1.36%	11	56818.18	-1.36%
76800	16	78125.00	1.73%	8	78125.00	1.73%
115200	11	113636.36	-1.36%	5	125000.00	8.51%

波特率	PCLK = 24 MHz					
	双波特率			单波特率		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	625	2400.00	0.00%	313	2396.17	-0.16%
4800	313	4792.33	-0.16%	156	4807.69	0.16%
9600	156	9615.38	0.16%	78	9615.38	0.16%
19200	78	19230.77	0.16%	39	19230.77	0.16%
38400	39	38461.54	0.16%	20	37500.00	-2.34%

57600	26	57692.31	0.16%	13	57692.31	0.16%
76800	20	75000.00	-2.34%	10	75000.00	-2.34%
115200	13	115384.62	0.16%	7	107142.86	-6.99%

波特率	PCLK = 2 MHz					
	双波特率			单波特率		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	52	2403.85	0.16%	26	2403.85	0.16%
4800	26	4807.69	0.16%	13	4807.69	0.16%
9600	13	9615.38	0.16%	7	8928.57	-6.99%
19200	7	17857.14	-6.99%	3	20833.33	8.51%
38400	3	41666.67	8.51%	2	31250.00	-18.62%
57600	2	62500.00	8.51%	1	62500.00	8.51%
76800	2	62500.00	-18.62%	1	62500.00	-18.62%
115200	1	125000.00	8.51%	1	62500.00	-45.75%

波特率	PCLK = 8 MHz					
	双波特率			单波特率		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	208	2403.85	0.16%	104	2403.85	0.16%
4800	104	4807.69	0.16%	52	4807.69	0.16%
9600	52	9615.38	0.16%	26	9615.38	0.16%
19200	26	19230.77	0.16%	13	19230.77	0.16%
38400	13	38461.54	0.16%	7	35714.29	-6.99%
57600	9	55555.56	-3.55%	4	62500.00	8.51%
76800	7	71428.57	-6.99%	3	83333.33	8.51%
115200	4	125000.00	8.51%	2	125000.00	8.51%

波特率	PCLK = 11.0592 MHz					
	双波特率			单波特率		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	288	2400.00	0.00%	144	2400.00	0.00%
4800	144	4800.00	0.00%	72	4800.00	0.00%
9600	72	9600.00	0.00%	36	9600.00	0.00%

19200	36	19200.00	0.00%	18	19200.00	0.00%
38400	18	38400.00	0.00%	9	38400.00	0.00%
57600	12	57600.00	0.00%	6	57600.00	0.00%
76800	9	76800.00	0.00%	5	69120.00	-10.00%
115200	6	115200.00	0.00%	3	115200.00	0.00%

波特率	PCLK = 16 MHz					
	双波特率			单波特率		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	417	2398.08	-0.08%	208	2403.85	0.16%
4800	208	4807.69	0.16%	104	4807.69	0.16%
9600	104	9615.38	0.16%	52	9615.38	0.16%
19200	52	19230.77	0.16%	26	19230.77	0.16%
38400	26	38461.54	0.16%	13	38461.54	0.16%
57600	17	58823.53	2.12%	9	55555.56	-3.55%
76800	13	76923.08	0.16%	7	71428.57	-6.99%
115200	9	111111.11	-3.55%	4	125000.00	8.51%

波特率	PCLK = 32 MHz					
	双波特率			单波特率		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	833	2400.96	0.04%	417	2398.08	-0.08%
4800	417	4796.16	-0.08%	208	4807.69	0.16%
9600	208	9615.38	0.16%	104	9615.38	0.16%
19200	104	19230.77	0.16%	52	19230.77	0.16%
38400	52	38461.54	0.16%	26	38461.54	0.16%
57600	35	57142.86	-0.79%	17	58823.53	2.12%
76800	26	76923.08	0.16%	13	76923.08	0.16%
115200	17	117647.06	2.12%	9	111111.11	-3.55%

波特率	PCLK = 22.12 MHz					
	双波特率			单波特率		
	CNT	实际波特率	误差%	CNT	实际波特率	误差%
2400	576	2400.17	0.01%	288	2400.17	0.01%
4800	288	4800.35	0.01%	144	4800.35	0.01%

9600	144	9600.69	0.01%	72	9600.69	0.01%
19200	72	19201.39	0.01%	36	19201.39	0.01%
38400	36	38402.78	0.01%	18	38402.78	0.01%
57600	24	57604.17	0.01%	12	57604.17	0.01%
76800	18	76805.56	0.01%	9	76805.56	0.01%
115200	12	115208.33	0.01%	6	115208.33	0.01%

15.10 寄存器

UART0 基地址: 0x4000 0000

UART1 基地址: 0x4000 0100

寄存器	偏移地址	描述
UARTx_SBUF	0x00	数据寄存器
UARTx_SCON	0x04	控制寄存器
UARTx_SADDR	0x08	地址寄存器
UARTx_SADEN	0x0C	地址掩码寄存器
UARTx_ISR	0x10	中断标志位寄存器
UARTx_ICR	0x14	中断标志位清除寄存器

15.10.1 数据寄存器 (UARTx_SBUF)

偏移地址: 0x00

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								SBUF							
R								RW							

位	标记	功能描述
31:8	Reserved	
7:0	SBUF	发送数据时, 当发送数据写入该寄存器; 接收数据时, 数据接收完毕后, 从该寄存器中读出。 注意, 对该寄存器读的值实际是 RXBuffer 中的值, 对该寄存器写的值实际是写到了 TXShifter 中。

15.10.2 控制寄存器（UARTx_SCN）

偏移地址：0x04

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						DBA UD	Reser ved	SM01	SM2	REN	TB8	RB8	TIEN	RIEN	
R						RW	R	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能描述
31:10	Reserved	
9	DBAUD	双倍波特率；0：单倍波特率；1：双倍波特率
8	Reserved	
7:6	SM01	工作模式；00：mode0；01：mode1；10：mode2；11：mode3
5	SM2	多主机通讯；0：disable，1：enable
4	REN	接收使能； mode0： 0：发送，1：接收 其他： 0：发送，1：接收/发送
3	TB8	发送TB8位
2	RB8	接收RB8位
1	TIEN	发送完成中断使能；0：disable；1：enable
0	RIEN	接收完成中断使能；0：disable；1：enable

15.10.3 地址寄存器（UARTx_SADDR）

偏移地址：0x08

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								SADDR							
R								RW							

位	标记	功能描述
31:8	Reserved	
7:0	SADDR	从机设备地址寄存器

15.10.4 地址掩码寄存器（UARTx_SADEN）

偏移地址：0x0C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								SADEN							
R								RW							

位	标记	功能描述
31:8	Reserved	
7:0	SADEN	从机设备地址掩码寄存器

15.10.5 标志位寄存器 (UARTx_ISR)

偏移地址: 0x10

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													FE	TI	RI
R													R	R	R

位	符号	描述
31:3	Reserved	
2	FE	接收帧错误标志位, 硬件置位, 软件清零 1:FE中断有效 0:FE中断无效
1	TI	发送完成中断标志位, 硬件置位, 软件清零 1:TI中断有效 0:TI中断无效
0	RI	接收完成中断标志位, 硬件置位, 软件清零 1:RI中断有效 0:RI中断无效

15.10.6 标志位清除寄存器 (UARTx_ICR)

偏移地址: 0x14

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
R															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													FE CLR	TI CLR	RI CLR
R													W	W	W

位	标记	功能描述
31:3	RESERVED	
2	FECLR	清除接收帧错误标志位; 写0清零, 写1无效
1	TICLR	清除发送完成中断标志位; 写0清零, 写1无效
0	RICLR	清除接收完成中断标志位; 写0清零, 写1无效

16 I2C 总线 (I2C)

16.1 I2C 简介

I2C 是双线双向的串行总线，它为设备之间数据交换提供了一种简单高效的方法。I2C 标准是一个具有冲突检测机制和仲裁机制的真正意义上的多主机总线。它能防止两个或者多个主机在同时请求控制总线时发生数据冲突。

I2C 总线控制器，能满足 I2C 总线的各种规格并支持所有与 I2C 总线通信的传输模式。

I2C 总线使用连接设备的"SCL"(串行时钟总线)和"SDA"(串行数据总线)来传送信息。

数据在主机与从机之间通过 SCL 时钟线控制在 SDA 数据线上实现一个字节一个字节的同步传输，每个字节为 8 位长度，一个 SCL 时钟脉冲传输一个数据位，数据由最高位 MSB 开始传输，每个传输字节后跟随一个应答位，每个位在 SCL 为高时采样；因此，SDA 线只有在 SCL 为低时才可以改变，在 SCL 为高时 SDA 保持稳定。

当 SCL 为高时，SDA 线上的跳变视为命令中断 (START 或 STOP)，I2C 逻辑能自主地处理字节的传输。它能保持跟踪串行传送，而且还有一个状态寄存器(I2C_STAT)能反映 I2C 总线控制器和 I2C 总线的状态。

16.2 I2C 主要特性

I2C 控制器支持以下特性：

- 支持主机发送/接收，从机发送/接收四种工作模式
- 支持标准 (100Kbps) /快速(400Kbps)/高速(1Mbps)三种工作速率
- 支持 7 位寻址功能
- 支持噪声过滤功能
- 支持广播地址
- 支持中断状态查询功能

16.3 I2C 协议描述

通常标准 I2C 传输协议包含四个部分：

- 1) 起始信号或重复起始信号
- 2) 从机地址传输和 R/W 位传输
- 3) 数据传输
- 4) 停止信号




图 16-1 I2C 传输协议

16.3.1 I2C 总线上数据传输

主机发出从机接收 7 位地址(一个字节)，传输方向未改变。




图 16-2 主机向从机传输数据

第一个字节后主机紧接着由从机读取数据(内容为从机地址)，传输方向改变。




图 16-3 主机由从机读取地址

16.3.2 起始位或重复起始信号

当总线处于空闲状态下,说明没有主机对总线发起传输请求(SCL 和 SDA 线同时为高),主机可以通过发送一个 START 信号来发起传输请求。

起始信号: 通常表示为 S-bit, 当 SCL 线为高时, SDA 线上信号由高至低, 标示总线上产生起始信号, 新的传输开始。

重复起始信号(Sr): 即在两个 START 信号之间没有 STOP 信号。主机采用这种方法与另一个从机或相同的从机以不同传输方向进行通信 (例如: 从写入设备到从设备读出), 而不释放总线。

STOP 信号: 主机向总线发出停止信号结束数据传送。停止信号, 通常用 P-bit 表示, 当 SCL 线为高时, SDA 线上出现由低到高的信号, 被定义为停止信号。




图 16-4 START 和 STOP 条件

16.3.3 从机地址传输

START 信号是从机地址时,主机立即传输数据的第一位。这是一个跟随有一个 RW 位的 7 位调用地址, RW 位控制从机的信号传输方向。系统中没有两个从机有相同的地址, 只有被主机寻址的从机会通过在第 9 个 SCL 时钟周期将 SDL 置为低电平作为应答。

16.3.4 数据传输

当从机地址被成功识别，就可以根据 RW 所决定的方向，开始一字节一字节的数据传输，每个传输字节最后带一个第 9 时钟周期上的响应信号，如果从机上产生无响应信号(NACK)，主机可以产生停止信号来退出数据传输，或者产生重复起始信号开始新一轮的数据传输。

当主机作为接收器件时，发生无响应信号(NACK)，从机释放 SDA 线，使主机产生停止信号或重复起始信号。




图 16-5 I2C 总线上位传输




图 16-6 I2C 总线上应答信号

16.4 I2C 功能描述

I2C 总线使用双线在连接到总线“SCL”（串行时钟线）和“SDA”（串行数据线）的设备间传送信息。由于只有无方向端口，I2C 组件需要使用到引脚的漏端开路缓冲器。每个连接到总线的设备都能使用软件通过特定地址寻址。I2C 标准是一个具有冲突检测机制和仲裁机制的真正意义上的多主机总线。它能防止两个或者多个主机在同时开始传输数据时发生数据冲突。滤波逻辑可以过滤数据总线上的毛刺来保护数据的完整性。




图 16-7 I2C 功能模块图

16.4.1 I2C 工作模式

I2C 组件可实现 8 位的双向数据传输，传输速率在标准模式下可达到 100Kbits/s 而在高速模式下可达 400Kbits/s，在超高速模式下可达 1Mbits/s，并且可以在以下四种模式下工作：

- 1) 主机发送模式：当“SCL”输出串行时钟信号时“SDA”输出串行数据。
- 2) 主机接收模式：当“SCL”输出串行时钟信号时串行数据通过“SDA”接收。
- 3) 从机接收模式：串行数据和串行时钟分别通过“SDA”和“SCL”接收。
- 4) 从机发送模式：当串行时钟从“SCL”口输入时串行数据通过“SDA”口发送。

16.4.2 仲裁与同步逻辑

在主发送模式中，仲裁逻辑检查每个发送的逻辑 1 是否真正出现在总线上。如果总线的另一个器件撤消了一个逻辑 1 并将 SDA 线拉低，仲裁丢失，I2C 模块立刻由主发送器变为从接收器。I2C 模块将继续输出时钟脉冲（在 SCL 上），直至发送完当前的串行字节。

仲裁也可能在主接收模式中丢失。这种情况只在 I2C 模块正在向总线返回一个“非应答：（逻辑 1）”时出现。当总线的另一个器件将信号拉低时仲裁丢失。由于它只在串行字节结束时出现，因此 I2C 模块不会再产生时钟脉冲




图 16-8 I2C 总线上的仲裁

- 1) 另一器件发送串行数据；
- 2) 另一器件通过拉低 SDA 先撤消了该 I2C 主机发送的一个逻辑 1（虚线）。仲裁丢失，I2C 进入从接收模式；
- 3) 此时 I2C 处于从接收模式，但仍产生时钟脉冲，直至发送完当前字节。I2C 将不为下个字节的传输产生时钟脉冲。一旦赢得仲裁，SDA 上的数据传输由新的主机来启动。

同步逻辑使得串行时钟发生器与另一个器件 SCL 线上的时钟脉冲同步。如果 2 个或更多主器件产生时钟脉冲，则高电平周期取决于产生最短高电平时间的器件；低电平周期取决于产生最长低电平时间的器件。

16.4.3 串行时钟发生器

串行时钟发生器采用一个 8 位的计数器作为波特率发生器，SCL 信号和 pclk 信号的频率关系为 $F_{scl} = F_{pclk}/8*(N+1)$ ，当 N 小于 10 时，需要将 I2C_CR.H1M 设置为 1。

下面的表格表示 pclk 为各种频率时，分频系数为 1-7 时，SCL 信号的频率值。

频率 (KHz)	1	2	3	4	5	6	7
1000	62	41	31	25	20	17	15
2000	125	83	62	50	41	35	31
4000	250	166	125	100	83	71	62
6000	375	250	187	150	125	107	93
8000	500	333	250	200	166	142	125
10000	625	416	312	250	208	178	156
12000	750	500	375	300	250	214	187
14000	875	583	437	350	291	250	218
16000	1000	666	500	400	333	285	250

表 16-1 I2C 时钟信号波特率

16.4.4 输入滤波器

输入信号与时钟信号（clk）同步，低于 3 个时钟周期的尖峰脉冲信号会被滤除。每个滤波器由 3 个触发器组成。第一个触发器用来直接锁存输入信号，并将数据载入由另外两个构成的移位寄存器中。当第二和第三个触发器的状态是"11"或"00"时，内部的滤除信号会各自被置 1 或置 0。当 I2C_TM 寄存器值小于 10 时，只可配置为简单滤波，否则通信速率达不到目标值。

16.4.5 地址比较器

I2C 比较器将自己的从机地址与接收到的 7 位从机地址做比较。它可使用"I2C_ADDR"寄存器对自己的从机地址进行编程。并且会根据"I2C_ADDR"寄存器的"GC"位与首次接收到的 8 位字节与通用调用地址（0x00）相比较。如果任何一者相同，"I2C_CR"寄存器的"si"位会被置 1 并产生一个中断请求。

16.4.6 中断产生器

I2C 模块的所有四种模式都被使用时，则有 26 种可能的总线状态。当 I2C 进入 26 种状态的 25 种状态时，"I2C_CR"寄存器的"si"标志位会被硬件置 1。"si"位唯一不会被置 1 的状态是:F8h，这表明没有有效的相关状态信息。"si"标志位必须通过软件清零。为了清除"si"位，必须把 0 写入此位。若在"si"里写 1 不会改变"si"的值。为了确定中断的实际中断源，中断服务程序在清除"si"标志位之前，会对 I2C 状态寄存器进行查询。

16.4.7 I2C 主机发送模式

必须将 `ens` 置“1”来使能 I2C 模块。如果 `aa` 位复位，当另一个器件正变成总线主机时，I2C 模块将不会应答其自身的从机地址或通用调用地址。换句话说，如果 `aa` 位复位，I2C 接口就不能进入从机模式。`sta`，`sto` 和 `si` 必须复位。

此时，可通过置位 `sta` 位进入主发送模式。一旦总线空闲，I2C 逻辑会马上测试 I2C 总线并产生一个起始条件。当发送起始条件时，串行中断标志（`si`）置位，状态寄存器（I2C_STAT）中的状态代码为 0x08。中断服务程序利用该状态代码进入相应的状态服务程序，将从机地址和数据方向位（SLA+W）装入 I2C_DATA。I2C_CR 的 `si` 位必须在串行传输继续之前复位。

当发送完从机地址和方向位且接收到一个应答位时，串行中断标志（`si`）再次置位，I2C_STAT 中可能是一系列不同的状态代码。主机模式下为 0x18，0x20 或 0x38，从机模式（`aa`=逻辑 1）为 0x68，0x78 或 0xB0。每个状态代码对应的操作在下表中详细介绍。在发送完重复起始条件（状态 0x10）后，I2C 模块通过将 SLA+R 装入 I2C_DATA 切换到主接收模式。

状态 代 码	I2C 总线和硬 件状态	应用软件响应					I2C 硬件执行的下一个动作
		读/写 I2C_DATA	写 I2C_CR				
			sta	sto	si	aa	
08H	已发送起始条件	装入 SLA+W	X	0	0	X	将发送 SLA+W ， 接收 ACK
10H	已发送重复起 始条件	装入 SLA+W	X	0	0	X	同上
		装入 SLA+R	X	0	0	X	将发送 SLA +R ， I2C 自动切换到主接收模式
18H	已发送 SLA+W 已接收 ACK	装入数据字节	0	0	0	X	将发送数据字节， 将接收 ACK
		无I2C_DATA 动作	1	0	0	X	将发送重复起始条件
		无I2C_DATA 动作	0	1	0	X	将发送停止条件， sto 标志位复位
		无I2C_DATA 动作	1	1	0	X	将先发送停止条件， 随后发送起始条件， sto 标志位复位
20H	已发送 SLA +W 已接收非 ACK	装入数据字节	0	0	0	X	将发送数据字节， 将接收 ACK
		无I2C_DATA 动作	1	0	0	X	将发送重复起始条件
		无I2C_DATA 动作	0	1	0	X	将发送停止条件， sto 标志位复位
		无I2C_DATA 动作	1	1	0	X	将先发送停止条件， 随后发送起始条件， sto 标志位复位
28H	已发送 I2C_DATA 中的 数据， 已接收ACK	装入数据字节	0	0	0	X	将发送数据字节， 将接收 ACK
		无I2C_DATA 动作	1	0	0	X	将发送重复起始条件
		无I2C_DATA 动作	0	1	0	X	将发送停止条件， sto 标志位复位
		无I2C_DATA 动作	1	1	0	X	将先发送停止条件， 随后发送起始条件， sto 标志位复位
30H	已发送 I2C_DATA 中的 数据	装入数据字节	0	0	0	X	将发送数据字节， 将接收 ACK
		无I2C_DATA 动作	1	0	0	X	将发送重复起始条件
		无I2C_DATA 动作	0	1	0	X	将发送停止条件， sto 标志位复位
		无I2C_DATA 动作	1	1	0	X	将先发送停止条件， 随后发送起始条件， sto 标志位复位

38H	在 SLA+R/W 或写数据字节 时丢失仲裁	无 I2C_DATA 动作	0	0	0	X	I2C 总线被释放，进入不可寻址从模式
		无I2C_DATA 动作	1	0	0	X	当 I2C 总线空闲时发送起始条件

表 16-2 I2C 主机发送模式状态表




图 16-9 I2C 主机发送状态图

16.4.8 I2C 主机接收模式

在主接收模式中，主机所接收的数据字节来自从发送器。按主发送模式中的方法初始化传输。当发送完起始条件后，中断服务程序必须把 7 位从机地址和数据方向位（SLA+R）装入 I2C_DATA。必须先清除 I2C_CR 中的 si 位，再继续执行串行传输。当发送完从机地址和数据方向位且接收到一个应答位时，串行中断标志 si 再次置位，这时，I2C_STAT 中可能是一系列不同的状态代码。主机模式下为 0x40, 0x48 或 0x38，从机模式（aa=1）为 0x68, 0x78 或 0xB0。每个状态代码对应的操作详见下表。在发送完重复起始条件（状态 0x10）后，I2C 模块通过将 SLA+W 装入 I2C_DATA 切换到主发送模式。

状态 代码	I2C 总线和硬件 状态	应用软件响应					I2C 硬件执行的下一个动作
		读/写 I2C_DATA	写 I2C_CR				
			sta	sto	si	aa	
08H	已发送起始条件	装入 SLA+R	X	0	0	X	将发送 SLA+R ， 接收 ACK
10H	已发送重复起始 条件	装入 SLA+R	X	0	0	X	同上
		装入 SLA+W	X	0	0	X	将发送 SLA +W， I2C 自动切换到主发送 模式
38H	在非 ACK 中丢 失仲裁	无 I2C_DATA 动作	0	0	0	X	I2C 总线将被释放；进入从模式
		无 I2C_DATA 动作	1	0	0	X	当总线空闲时发起起始条件
40H	已发送 SLA+R 已接收ACK	无 I2C_DATA 动作	0	0	0	0	将接收数据字节，将返回非 ACK
		无 I2C_DATA 动作	0	0	0	1	将接收数据字节，将返回 ACK
48H	已发送 SLA+R 已接收非ACK	无 I2C_DATA 动作	1	0	0	X	将发送重复起始条件
		无 I2C_DATA 动作	0	1	0	X	将发送停止条件，sto 标志位复位
		无 I2C_DATA 动作	1	1	0	X	将先发送停止条件，随后发送起始条件， sto 标志位复位
50H	已接收数据字节， ACK已返回	读取数据字节	0	0	0	0	将接收数据字节，将返回非 ACK
		读取数据字节	0	0	0	1	将接收数据字节，将返回 ACK
58H	已接收数据字节， 非ACK 已返回	读取数据字节	1	0	0	X	将发送重复起始条件
		读取数据字节	0	1	0	X	将发送停止条件，sto 标志位复位

表 16-3 I2C 主机接收模式状态表




图 16-10 I2C 主机接收状态图

16.4.9 I2C 从机接收模式

在从接收模式中，从机接收的数据字节来自主发送器。高 7 位是主机寻址时 I2C 模块响应的地址。如果 LSB（GC）被置位，I2C 模块将响应通用调用地址（0x00）；否则忽略通用调用地址。

I2C 总线速率的设置不影响从机模式中的 I2C 模块。必须置位 I2CEN 来使能 I2C 模块。Aa 位必须置位以使能 I2C 模块来应答其自身从机地址或通用调用地址。sta，sto 和 si 必须复位。

当 I2C_ADDR 和 I2C_CR 完成初始化后，I2C 模块一直等待，直至被从机地址寻址，之后是数据方向位寻址，为了工作在从接收模式中，数据方向位必须为“0”（W）。接收完其自身的从机地址和 W 位后，串行中断标志（si）置位，可从 I2C_STAT 中读出一个有效的状态代码。该状态代码用作状态服务程序的向量。每个状态代码的对应操作见下表。如果 I2C 模块在主机模式中仲裁丢失，也可进入从接收模式（请参考状态 0x68 和 0x78 的描述）。

如果 aa 位在传输过程中复位，则在接收完下一个数据字节后 I2C 模块将向 SDA 返回一个非应答（逻辑 1）。当 aa 复位时，I2C 模块不响应其自身的从机地址或通用调用地址。但是，I2C 总线仍被监控，而且，地址识别可随时通过置位 aa 来恢复。这就意味着 aa 位可临时将 I2C 模块从 I2C 总线上分离出来。

状态 代码	I2C 总线和硬件 状态	应用软件响应					I2C 硬件执行的下一个动作
		读/写 I2C_DATA	写 I2C_CR				
			sta	sto	si	aa	
60H	已接收自身的 SLA+W；已接收 ACK	无 I2C_DATA 动作	X	0	0	0	将接收数据字节，将返回非 ACK
		无 I2C_DATA 动作	X	0	0	1	将接收数据字节，将返回 ACK
68H	主 控 时 在 SLA+R/W 丢 失 仲裁；已接收自身 的 SLA+W；已返 回 ACK；	无 I2C_DATA 动作	X	0	0	0	将接收数据字节，将返回非 ACK
		无 I2C_DATA 动作	X	0	0	1	将接收数据字节，将返回 ACK
70H	已接收通用调用 地址（0x00）；已 返回 ACK；	无 I2C_DATA 动作	X	0	0	0	将接收数据字节，将返回非 ACK
		无 I2C_DATA 动作	X	0	0	1	将接收数据字节，将返回 ACK

78H	主控时在 SLA+R/W 中丢失仲裁；已接收通用调用地址；已返回 ACK；	无 I2C_DATA 动作	X	0	0	0	将接收数据字节，将返回非 ACK
		无 I2C_DATA 动作	X	0	0	1	将接收数据字节，将返回 ACK
80H	前一次寻址使用自身从地址；已接收数据字节；已返回 ACK；	无 I2C_DATA 动作	X	0	0	0	将接收数据字节，将返回非 ACK
		无 I2C_DATA 动作	X	1	0	1	将接收数据字节，将返回 ACK
88H	前一次寻址使用自身从地址；已接收数据字节；已返回非 ACK；	读取数据字节	0	0	0	0	切换到不可寻址从模式；不识别自身从地址或通用地址；
		读取数据字节	0	0	0	1	切换到不可寻址从模式；不识别自身从地址或通用地址；
		读取数据字节	1	0	0	0	切换到不可寻址从模式；不识别自身从地址或通用地址；
		读取数据字节	1	0	0	1	切换到不可寻址从模式；不识别自身从地址或通用地址；当总线空闲后发送起始条件；
90H	前一次寻址使用通用调用地址；已接收数据；已返回 ACK；	读取数据字节	1	0	0	X	将接收数据字节，将返回非 ACK
		读取数据字节	0	1	0	X	将接收数据字节，将返回 ACK
98H	前一次寻址使用通用调用地址；已接收数据；已返回非 ACK；	读取数据字节	0	0	0	0	切换到不可寻址从模式；不识别自身从地址或通用地址；
		读取数据字节	0	0	0	1	切换到不可寻址从模式；不识别自身从地址或通用地址；
		读取数据字节	1	0	0	0	切换到不可寻址从模式；不识别自身从地址或通用地址；当总线空闲后发送起始条件；
		读取数据字节	1	0	0	1	切换到不可寻址从模式；不识别自身从地址或通用地址；当总线空闲后发送起始条件；
A0H	当使用从接收/从发送模式中静态寻址时，接收到停止条件或重复起始条件	无 I2C_DATA 动作	0	0	0	0	切换到不可寻址从模式；不识别自身从地址或通用地址；
		无 I2C_DATA 动作	0	0	0	1	切换到不可寻址从模式；不识别自身从地址或通用地址；
		无 I2C_DATA 动作	1	0	0	0	切换到不可寻址从模式；不识别自身从地址或通用地址；当总线空闲后发送起始条件；
		无 I2C_DATA 动作	1	0	0	1	切换到不可寻址从模式；不识别自身从地址或通用地址；当总线空闲后发送起始条件；

表 16-4 I2C 从机接收模式状态表




图 16-11 主机接收状态图

16.4.10 I2C 从机发送模式

在从发送模式中，向主接收器发送数据字节。数据传输按照从接收模式中的情况初始化。当初始化 I2C_ADDR 和 I2C_CR 后，I2C 模块一直等待，直至被自身的从机地址寻址，之后是数据方向位，该数据方向位必须为“1”（R），以便 I2C 模块工作在从发送模式下。接收完其自身的从机地址和 R 位后，串行中断标志（si）置位，并且可从 I2C_STAT 中读取一个有效的状态代码。该状态代码用作状态服务程序的向量，每个状态代码的对应操作见下表所示。如果 I2C 模块在主机模式下时仲裁丢失，则可进入从发送模式（见状态 0xB0）。

如果 aa 位在传输过程中复位，则 I2C 模块将发送最后一个字节并进入状态 0xC0 或 0xC8。I2C 模块切换到非寻址的从机模式，如果继续传输，它将忽略主接收器。因此主接收器接收所有 1 作为串行数据。当 aa 复位时，I2C 模块不响应其自身的从机地址或通用调用地址。但是，I2C 总线仍被监控，而且，地址识别可随时通过置位 aa 来恢复。这就意味着 aa 位可用来暂时将 I2C 模块从 I2C 总线上分离出来。

状态 代 码	I2C 总线和硬件 状态	应用软件响应					I2C硬件执行的下一个动作
		读/写 I2C_DATA	写 I2C_CR				
			sta	sto	si	aa	
A8H	已接收自身的 SLA+R; 已返回 ACK	装入数据字节	X	0	0	0	将发送最后一个数据字节; 将接收 ACK;
		装入数据字节	X	0	0	1	将发送一个数据字节; 将接收 ACK;
B0H	当主控时在 SLA+R/W 中丢 失仲裁; 已接收自 身 SLA+R; 已返 回 ACK;	装入数据字节	X	0	0	0	将发送最后一个数据字节; 将接收 ACK;
		装入数据字节	X	0	0	1	将发送一个数据字节; 将接收 ACK;
B8H	已发送数据; 已接 收 ACK;	装入数据字节	X	0	0	0	将发送最后一个数据字节; 将接收ACK;
		装入数据字节	X	0	0	1	将发送一个数据字节; 将接收 ACK;
C0H	已发送数据字节; 已接收非 ACK;	无 I2C_DATA 动 作	0	0	0	0	切换到不可寻址从模式; 不识别自身从地址或通用地址;
		无 I2C_DATA 动 作	0	0	0	1	切换到不可寻址从模式; 不识别自身从地址或通用地址;
		无 I2C_DATA 动 作	1	0	0	0	切换到不可寻址从模式; 不识别自身从地址或通用地址; 当总线空闲后发送起始条件;
		无 I2C_DATA 动 作	1	0	0	1	切换到不可寻址从模式; 不识别自身从地址或通用地址; 当总线空闲后发送起始条件;
C8H	装入的数据字节 已被发送; 已接收 ACK;	无 I2C_DATA 动 作	0	0	0	0	切换到不可寻址从模式; 不识别自身从地址或通用地址;
		无 I2C_DATA 动 作	0	0	0	1	切换到不可寻址从模式; 不识别自身从地址或通用地址;
		无 I2C_DATA 动 作	1	0	0	0	切换到不可寻址从模式; 不识别自身从地址或通用地址; 当总线空闲后发送起始条件;
		无 I2C_DATA 动 作	1	0	0	1	切换到不可寻址从模式; 不识别自身从地址或通用地址; 当总线空闲后发送起始条件;

表 16-5 从机发送模式状态表




图 16-12 I2C 从机发送状态图

16.4.11 I2C 其他杂项状态

I2C_STAT= 0xF8:

这个状态码表示没有任何可用的相关信息，因为串行中断标志 **si** 还没有置位。这种情况在其它状态和 I2C 模块还未开始执行串行传输之间出现。

I2C_STAT= 0x00:

该状态代码表示在 I2C 串行传输过程中出现了总线错误。当格式帧的非法位置上出现了起始或停止条件时总线错误产生。这些非法位置是指在串行传输过程中的地址字节、数据字节或应答位。当外部干扰影响到内部 I2C 模块信号时也会产生总线错误。总线错误出现时 **si** 置位。要从总线错误中恢复，**sto** 标志必须置位，**si** 必须被清除。这使得 I2C 模块进入“非寻址的”从机模式（已定义的状态）并清除 **sto** 标志（I2C_CR 中的其它位不受影响）。SDA 和 SCL 线被释放（不发送停止条件）。

状态 代码	I2C 总线和硬件 状态	应用软件响应					I2C 硬件执行的下一个动作
		读/写 I2C_DATA	写 I2C_CR				
			sta	sto	si	aa	
F8H	无可用的相关状态信息； si=0；	无 I2C_DATA 动作	无 I2C_DATA 动作				等待或执行当前传输
00H	由于非法的起始或停止条件的出现，在主机或被选中的从机将出现总线错误； 当外部干扰使I2C进入未定义的状态时也会出 0x00 状态	无 I2C_DATA 动作	0	1	0	X	只有在主机或被寻址的从机模式中，内部硬件受影响。一般情况下，总线被释放，I2C 模块切换到非寻址的从机模式。sto 复位。

表 16-6 其他杂项状态表

16.5 I2C 操作模式

16.5.1 初始化程序

将 I2C 接口初始化用作从机和/或主机的例子。

- a) 将自身的从机地址装入 I2C_ADDR，使能通用调用识别（如果需要的话）；
- b) 使能 I2C 中断；
- c) 向寄存器 I2C_CR 写入 0x44 来置位 ens 和 aa 位，并使能从机功能。

对于主机功能，可向寄存器 I2C_CR 写入 0x40。

16.5.2 端口配置程序

I2C 接口信号 SCL，SDA 映射到芯片引脚 P26，P25 的例子。

- a) 配置 P26，P25 为开漏输出模式：P2OD[6]，P2OD[5]配置为 1
- b) 配置 P26，P25 的输出值寄存器：P2OUT[6]，P2OUT[5]配置为 1
- c) 配置 P26，P25 的输入输出配置寄存器：P2DIR[6]，P2DIR[5]配置为 0
- d) 配置 P26，P25 的功能配置寄存器：P26_sel，P25_sel 配置为 6
- e) 配置 P26，P25 的上拉使能配置寄存器：P2PU[6]，P2PU[5]配置为 1

16.5.3 启动主机发送功能

通过建立缓冲区、指针和数据计数然后发启起始条件便可执行主发送操作。

- a) 初始化主机数据计数器；
- b) 建立数据将被发送到的从机地址，并且添加写位；
- c) 向 I2C_CR 写入 0x20 来置位 sta 位；
- d) 在主发送缓冲区内建立要发送的数据；
- e) 初始化主机数据计数器来匹配正在发送的信息长度；
- f) 退出。

16.5.4 启动主机接收功能

通过建立缓冲区、指针和数据计数然后发启起始条件便可执行主接收操作。

- a) 初始化主机数据计数器；

- b) 建立数据将被发送到的从机地址，并且添加读位；
- c) 向 I2C_CR 写入 0x20 来置位 sta 位；
- d) 在主接收缓冲区内建立要发送的数据；
- e) 初始化主机数据计数器来匹配正在发送的信息长度；
- f) 退出。

16.5.5 I2C 中断程序

确定 I2C 的状态和处理该状态的状态程序。

- a) 从 I2C_STAT 中读出 I2C 的状态；
- b) 使用状态值跳转到 26 个可能状态程序中的一个。

16.5.6 无指定模式的状态

- 1) 状态：0x00 总线错误。

进入非寻址的从机模式并释放总线。

- a) 向 I2C_CR 写入 0x14 来置位 sto 和 aa 位；
- b) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- c) 退出。

- 2) 主机状态

状态 08 和 10 适用于主发送模式和主接收模式。R/W 位决定了下一个状态是在主发送模式中还是在主接收模式中。

- 3) 状态：0x08

已发送起始条件。即将发送从机地址 + R/W 位和接收 ACK 位。

- a) 向 I2C_DATA 写入从机地址和 R/W 位；
- b) 向 I2C_CR 写入 0x04 来置位 aa 位；
- c) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- d) 建立主发送模式数据缓冲区；
- e) 建立主接收模式数据缓冲区；
- f) 初始化主机数据计数器；
- g) 退出。

4) 状态：0x10

已发送重复起始条件。即将发送从机地址 + R/W 位和接收 ACK 位。

- a) 向 I2C_DATA 写入从机地址和 R/W 位；
- b) 向 I2C_CR 写入 0x04 来置位 aa 位；
- c) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- d) 建立主发送模式数据缓冲区；
- e) 建立主接收模式数据缓冲区；
- f) 初始化主机数据计数器；
- g) 退出。

16.5.7 主发送器状态

1) 状态：0x18

之前状态为 8 或 10 表示已发送从机地址和写操作位，并接收了应答。即将发送第一个数据字节和接收 ACK 位。

- a) 将主发送缓冲区的第一个数据字节装入 I2C_DATA；
- b) 向 I2C_CR 写入 0x04 来置位 aa 位；
- c) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- d) 主发送缓冲区指针加 1；
- e) 退出。

2) 状态：0x20

已发送从机地址和写操作位并接收了非应答。即将发送停止条件。

- a) 向 I2C_CR 写入 0x14 来置位 sto 和 aa 位；
- b) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- c) 退出。

3) 状态：0x28

已发送数据并接收了 ACK。如果发送的数据是最后一个数据字节则发送一个停止条件，否则发送下一个数据字节。

- a) 主机数据计数器减 1，如果发送的不是最后一个数据字节就跳至第 e) 步；

- b) 向 I2C_CR 写入 0x14 来置位 sto 和 aa 位;
- c) 向 I2C_CR 写入 0xF7 来清除 si 标志;
- d) 退出;
- e) 将主发送缓冲区的下一个数据字节装入 I2C_DATA;
- f) 向 I2C_CR 写入 0x04 来置位 aa 位;
- g) 向 I2C_CR 写入 0xF7 来清除 si 标志;
- h) 主机发送缓冲区指针加 1;
- i) 退出。

4) 状态: 0x30

已发送数据并接收到非应答。即将发送停止条件;

- a) 向 I2C_CR 写入 0x14 来置位 sto 和 aa 位;
- b) 向 I2C_CR 写入 0xF7 来清除 si 标志;
- c) 退出。

5) 状态: 0x38

仲裁已在发送从机地址和写操作位或数据的过程中丢失。总线已被释放且进入非寻址的从机模式。当总线再次空闲时将发送一个新的起始条件。

- a) 向 I2C_CR 写入 0x24 来置位 sta 和 aa 位;
- b) 向 I2C_CR 写入 0xF7 来清除 si 标志;
- c) 退出。

16.5.8 主接收状态

1) 状态: 0x40

前面的状态是 08 或 10 表示已发送从机地址和读操作位, 并接收到 ACK。将接收数据和返回 ACK。

- a) 向 I2C_CR 写入 0x04 来置位 aa 位;
- b) 向 I2C_CR 写入 0xF7 来清除 si 标志;
- c) 退出。

2) 状态: 0x48

已发送从机地址和读操作位，并接收到非应答。将发送停止条件。

- a) 向 I2C_CR 写入 0x14 来置位 sto 和 aa 位；
- b) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- c) 退出。

3) 状态：0x50

已接收到数据，并返回 ACK。将从 I2C_DATA 读取数据。将接收其它的数据。如果这是最后一个数据字节，则返回非应答，否则返回 ACK。

- a) 读取 I2C_DATA 中的数据字节，存放到主机接收缓冲区；
- b) 主机数据计数器减 1，如果不是最后一个数据字节就跳到第 e) 步；
- c) 向 I2C_CR 写入 0xF3 来清除 si 标志和 aa 位；
- d) 退出；
- e) 向 I2C_CR 写入 0x04 来置位 aa 位；
- f) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- g) 主机接收缓冲区指针加 1；
- h) 退出。

4) 状态：0x58

已接收到数据，已返回非应答。将从 I2C_DATA 中读取数据和发送停止条件。

- a) 读取 I2C_DATA 中的数据字节，存放到主机接收缓冲区；
- b) I2C_CR 写入 0x14 来置位 sto 和 aa 位；
- c) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- d) 退出。

16.5.9 从接收器状态

1) 状态：0x60

已接收到自身从机地址和写操作位，已返回 ACK。将接收数据和返回 ACK。

- a) 向 I2C_CR 写入 0x04 来置位 aa 位；
- b) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- c) 建立从接收模式数据缓冲区；

d) 初始化从机数据计数器;

e) 退出。

2) 状态: 0x68

用作总线主机时仲裁已在传输从机地址和 R/W 位时丢失。已接收到自身从机地址和写操作位, 并已返回 ACK。将接收数据和返回 ACK。当总线再次空闲后置位 sta 来重启主机模式。

a) 向 I2C_CR 写入 0x24 来置位 sta 和 aa 位;

b) 向 I2C_CR 写入 0xF7 来清除 si 标志;

c) 建立从接收模式数据缓冲区;

d) 初始化从机数据计数器;

e) 退出。

3) 状态: 0x70

已接收到通用调用和返回 ACK。将接收数据和返回 ACK。

a) 向 I2C_CR 写入 0x04 来置位 aa 位;

b) 向 I2C_CR 写入 0xF7 来清除 si 标志;

c) 建立从接收模式数据缓冲区;

d) 初始化从机数据计数器;

e) 退出。

4) 状态: 0x78

用作总线主机时仲裁已在传输从机地址和 R/W 位时丢失。已接收到通用调用和返回 ACK。将接收数据和返回 ACK。当总线再次空闲后置位 sta 来重启主机模式。

a) 向 I2C_CR 写入 0x24 来置位 sta 和 aa 位;

b) 向 I2C_CR 写入 0xF7 来清除 si 标志;

c) 建立从接收模式数据缓冲区;

d) 初始化从机数据计数器;

e) 退出。

5) 状态: 0x80

之前寻址自身从机地址。已接收到数据并返回 ACK。将读取其它数据。

- a) 读取 I2C_DATA 的数据字节，存放到从机接收缓冲区。
- b) 从机数据计数器减 1，如果不是最后一个数据字节就跳到第 e) 步；
- c) 向 I2C_CR 写入 0xF3 来清除 si 标志和 aa 位；
- d) 退出；
- e) 向 I2C_CR 写入 0x04 来置位 aa 位；
- f) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- g) 从机接收缓冲区指针加 1；
- h) 退出。

6) 状态：0x88

之前寻址自身从机地址。已接收到数据并返回非应答。不会保存接收到的数据。进入非寻址的从机模式。

- a) 向 I2C_CR 写入 0x04 来置位 aa 位；
- b) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- c) 退出。

7) 状态：0x90

之前寻址通用调用地址。已接收到数据并返回 ACK。将保存接收到的数据。只接收第一个数据字节并返回 ACK。接收其它数据字节后返回非应答。

- a) 读取 I2C_DATA 的数据字节，并放入从机接收缓冲区；
- b) 向 I2C_CR 写入 0xF3 来清除 si 标志和 aa 位；
- c) 退出。

8) 状态：0x98

之前寻址通用调用地址。已接收到数据并返回非应答。不会保存接收到的数据。进入非寻址的从机模式。

- a) 向 I2C_CR 写入 0x04 来置位 aa 位；
- b) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- c) 退出。

9) 状态：0xA0

已接收停止条件或重复起始条件，但仍作为从机寻址。不保存接收到的数据。进入非

寻址的从机模式。

- a) 向 I2C_CR 写入 0x04 来置位 aa 位；
- b) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- c) 退出。

16.5.10 从发送器状态

1) 状态：0xA8

已接收自身从机地址和读操作位并返回 ACK。将发送数据和接收 ACK 位。

- a) 将从机发送缓冲区的第一个数据字节装入 I2C_DATA；
- b) 向 I2C_CR 写入 0x04 来置位 aa 位；
- c) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- d) 建立从发送模式数据缓冲区；
- e) 从机发送缓冲区指针加 1；
- f) 退出。

2) 状态：0xB0

用作总线主机时，在传输从机地址和 R/W 位时丢失仲裁。已接收自身从机地址和读操作位 并返回 ACK。将发送数据和接收 ACK 位。当总线再次空闲后置位 sta 来重启主机模式。

- a) 将从机发送缓冲区的第一个数据字节装入 I2C_DATA；
- b) 向 I2C_CR 写入 0x24 来置位 sta 和 aa 位；
- c) 向 I2C_CR 写入 0xF7 来清除 si 标志；
- d) 建立从发送模式数据缓冲区；
- e) 从机发送缓冲区指针加 1；
- f) 退出。

3) 状态：0xB8

已发送数据并接收到 ACK。将发送数据和接收 ACK 位。

- a) 将从机发送缓冲区的数据字节装入 I2C_DATA；
- b) 向 I2C_CR 写入 0x04 来置位 aa 位；

c) 向 I2C_CR 写入 0xF7 来清除 si 标志;

d) 从机发送缓冲区指针加 1;

e) 退出。

4) 状态: 0xC0

已发送数据并接收到非应答。进入非寻址的从机模式。

a) 向 I2C_CR 写入 0x04 来置位 aa 位;

b) 向 I2C_CR 写入 0xF7 来清除 si 标志;

c) 退出。

5) 状态: 0xC8

已发送最后一个数据字节并接收到 ACK。进入非寻址的从机模式。

a) 向 I2C_CR 写入 0x04 来置位 aa 位;

b) 向 I2C_CR 写入 0xF7 来清除 si 标志;

c) 退出。

16.6 I2C 寄存器描述

寄存器列表

基地址：0x40000400

偏移量	寄存器名称	访问	寄存器描述
0x00	I2C_TMRUN	RW	I2C 波特率计数器使能寄存器.
0x04	I2C_TM	RW	I2C 波特率计数器配置寄存器.
0x08	I2C_CR	RW	I2C 配置寄存器.
0x0c	I2C_DATA	RW	I2C 数据寄存器.
0x10	I2C_ADDR	RW	I2C 地址寄存器.
0x14	I2C_STAT	RO	I2C 状态寄存器.

表 16-7 寄存器列表

16.6.1 I2C 波特率计数器使能寄存器(I2C_TMRUN)

偏移地址：0x00

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														tme	
														RW	

位	标记	功能描述
31:1	Reserved	
0	tme	波特率计数器使能. 0 – 禁止 1 – 使能

16.6.2 I2C 波特率计数器配置寄存器(I2C_TM)

偏移地址：0x04

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								tm							
								RW							

位	标记	功能描述
31:8	Reserved	
7:0	tm	tm:波特率计数器配置值. $F_o = F_i/8*(N+1)$ $N = tm$ $N > 0$ 注：当 tm 值小于 10 时，需要将 I2C_CR.H1M 设置为 1。

16.6.3 I2C 配置寄存器(I2C_CR)

偏移地址：0x08

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									ens	sta	sto	si	aa	Res	h1m
									RW	RW	RW	RW	RW		RW

位	标记	功能描述
31:7	Reserved	
6	ens	I2C 模块使能. 0 – 禁止 1 – 使能
5	sta	开始标志使能. 0 – 禁止 1 – 使能
4	sto	停止标志使能. 0 – 禁止 1 – 使能
3	si	I2C 中断标志位.
2	aa	应答标志使能. 0 – 禁止 1 – 使能
1	Reserved	
0	h1m	I2C 滤波参数配置。 0 - 高级滤波，更强的抗干扰性能。 1 - 简单滤波，更快的通信速率。 注：当 I2C_TM 寄存器值小于 10 时，只可配置为简单滤波，否则通信速率达不到目标值。

16.6.4 I2C 数据寄存器(I2C_DATA)

偏移地址：0x0c

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								i2cdat							
								RW							

位	标记	功能描述
31:8	Reserved	
7:0	i2cdat	I2C 数据寄存器. 在 I2C 发送模式下, 写发送数据到这个寄存器. 在 I2C 接收模式下, 读接收数据从这个寄存器.

16.6.5 I2C 地址寄存器(I2C_ADDR)

偏移地址：0x10

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								i2cadr						GC	
								RW						RW	

位	标记	功能描述
31:8	Reserved	
7:1	i2cadr	I2C 从机模式地址.
0	GC	广播地址应答使能. 0 – 禁止 1 – 使能

16.6.6 I2C 状态寄存器(I2C_STAT)

偏移地址：0x14

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								i2csta							
								RO							

位	标记	功能描述
31:8	Reserved	
7:0	i2csta	I2C 状态寄存器.

17 串行外设接口（SPI）

17.1 SPI 简介

SPI（Serial Peripheral Interface）总线是一种同步串行外设接口，它可以使 MCU 与各种外围设备以串行的方向进行信息交换。SPI 接口使用 4 条线：串行时钟线（SCLK），主机输出/从机输入线（MOSI），主机输入/从机输出线（MISO），低电平有效从机选择线（SSN）。

17.2 SPI 主要特性

SPI 控制器支持以下特性：

- 通过编程可以配置为主机或者从机
- 全双工通信能力
- 7 种波特率可配置
- 4 线传输方式
- 主方式最大波特率为 1/2 PCLK
- 从方式最大波特率为 1/4 PCLK
- 可配置的串行时钟极性和相位
- 支持中断方式
- 8 位的数据传输先传输高位后低位

17.3 SPI 功能描述

17.3.1 SPI 主机方式

SPI 总线上的所有数据传输都由 SPI 主器件启动，通过将主机/从机控制位 SPI0_CR.4 置“1”将 SPI 置于主机方式。当 SPI 处于主机方式时，使能 SPI（将 SPI0_CR.6 置“1”）同时向 SPI 数据寄存器 SPI0_DATA 写入一个字节时，数据传输开始。SPI 主器件立即在 MOSI 线上串行移出数据，同时在 SCK 上提供串行时钟，在传输结束后 spif 中断标志被置为“1”。如果中断被允许，将产生一个中断请求。在全双工应用中，当 SPI 主器件向从器件发送数据时，被寻址的 SPI 从器件可以同时

在 MISO 线上向主器件发送数据。因此 spif 标志既作为发送完成标志又作为接收数据准备好标志。处理器通过读 SPI0_DATA 寄存器得到接收到的数据。

17.3.1.1 操作流程

1. 端口配置：配置端口控制器，把 SCK, MISO, MOSI 信号映射到正确的引脚
2. 主机模式下由寄存器 SPI0_SSN.0 的值决定片选信号 SPI_CS 的电平
3. SPI 波特率配置：设置 SPI0_CR.7, SPI0_CR.1, SPI0_CR.0
4. 串行时钟配置：设置 SPI 时钟极性 cpol(SPI0_CR.3), 时钟相位 cpha(SPI0_CR.2)。详细见 SPI0_CR 寄存器
5. 主机方式配置：mstr(SPI0_CR.4)=1
6. SPI 使能打开：spen(SPI0_CR.6)=1
7. 从机选择：配置 SPI0_SSN.0=0;
8. 启动发送数据：要发送给从机的数据写到 SPI 数据寄存器 SPI0_DATA 中
9. 等待发送/接收数据完成，准备发送/接收下一个数据

以下是中断服务程序：

10. 读 SPI0_DATA 寄存器，也就是接收从设备发来的数据

注意第 10 步完成后 spif 中断被清 “0”

注意：如果要连续不断的发送/接收数据重复第 8、9 步骤即可。

在多机通信中，SSN 引脚可以用 GPIO 代替。

17.3.1.2 时序

使用 SPI 控制寄存器 SPI0_CR 中的时钟极性 cpol 和相位 cpha, 串行时钟可以 4 种组合中选择其一。cpol(SPI0_CR.3)是在 SPI 空闲时, SCK 是处于高电平还是低电平。cpha(SPI0_CR.2)是选择两种时钟相位 (采样数据所用的边沿) 一种。主机和从机必须配置为使用相同的时钟相位和极性。波特率的设置只对主机有效, 对从机的波特率设置会被忽略掉。主方式数据/时钟时序如下图:




图 17-1 主机方式数据/时钟时序

17.3.2 SPI 从机方式

当 SPI 被使能时未被配置为主器件时，它将作为 SPI 从机方式。通过将主机/从机控制位 SPI0_CR.4 置“0”将 SPI 置于从机方式。当 SPI 处于从机方式时，由主器件控制串行时钟（SCK），从 MOSI 移入数据。SPI 逻辑中的计数器对 SCK 边沿计数，当 8 位数据移位完成后，spif 标志被置“1”。通过读 SPI0_DATA 得到接收到的数据。从器件不能启动数据发送数据功能，通过写 SPI0_DATA 来预装要发送给主器件的数据，在主器件 SCK 的作用下，一位一位的移到 MISO 线上发动给主器件。

17.3.2.1 操作流程

1. 端口配置：配置端口控制器，把 SCK，MISO，MOSI 信号映射到正确的引脚
2. 从机模式下由端口控制寄存器选择一个 GPIO 作为片选信号的来源，参见端口控制寄存器
3. SPI 波特率配置：设置 SPI0_CR.7，SPI0_CR.1，SPI0_CR.0
4. 串行时钟配置：设置 SPI 时钟极性 cpol(SPI0_CR.3)，时钟相位 cpha(SPI0_CR.2)。详细见 SPI0_CR 寄存器
5. 从机方式配置：mstr(SPI0_CR.4)=0
6. SPI 使能打开：spen(SPI0_CR.6)=1
7. 要发送给主机的数据写到 SPI 数据寄存器 SPI0_DATA 中
8. 等待发送/接收数据完成，准备发送/接收下一个数据

以下是中断服务程序：

9. 读 SPI0_DATA 寄存器，也就是接收主设备发来的数据

注意第 9 步完成后 spif 中断被清“0”

注意当从机时钟相位 cpha(SPI0_CR.2)配置为 0 时，主机每次拉低 SPI_CS 信号，只能向从机传输一个字节的的数据。如果主机每次拉低 SPI_CS 信号，向从机连续传输数据时，从机必须在中断服务程序中增加一次对 SPI0_DATA 写 0 的操作。

注意：

- 如果要连续不断的发送/接收数据重复第 7、8 步骤即可。

17.3.2.2 时序

从方式数据/时钟时序如下图：




图 17-2 从机方式数据/时钟时序图 ($cpha=0$)




图 17-3 从机方式数据/时钟时序图 ($cpha=1$)

17.4 SPI 中断


如果 SPI 中断被允许，SPI 传输完成中断标志位 `spif (SPI0_STAT.7)` 被置“1”时将产生中断；或者在 SPI 的主机模式错误中断标志位 `mdf(SPI0_STAT.4)` 被置“1”也将产生中断。

- 在每次字节传送结束，SPI 传输完成中断标志位 `spif (SPI0_STAT.7)` 都会被硬件自动置“1”。
- 当 SPI 被配置为主机方式时，外部 `SSN` 输入为低电平，这时候 `SSN` 输入电平和 SPI 工作方式相冲突，SPI 的主机模式错误中断标志位 `mdf(SPI0_STAT.4)` 被硬件自动置“1”。

17.5 SPI 多主机/多从机模式

本产品在 SPI 单主机单从机系统里作为主机时可以配置 `SPI0` 片选配置寄存器，输出高低电平信号到 `SPI_CS` 引脚。作为从机时，可以配置第 7 章 `GPIO_CTRL1` 寄存器选择一个 `GPIO` 引脚作为 `SPI_SS` 的来源。但是在多主机多从机系统里，如下图所示，必须按照相应流程配置。

当系统为单主机多从机时，可以使用 `SPI_CS` 引脚作为从机 1 的片选信号，其他从机的片选信号通过 `GPIO` 引脚连接。当系统为多主机多从机时，所有的从机片选信号都通过 `GPIO` 引脚连接，主机还必须通过 `GPIO` 引脚和其他主机的 `SPI_CS` 信号相连，来监测总线是否被占用。



17.6 SPI 寄存器描述

寄存器列表

基地址：0x40000800

偏移量	寄存器名称	访问	寄存器描述
0x00	SPI0_CR	RW	SPI0 配置寄存器.
0x04	SPI0_SSN	RW	SPI0 片选配置寄存器.
0x08	SPI0_STAT	RO	SPI0 状态寄存器.
0x0c	SPI0_DATA	RW	SPI0 数据寄存器.

表 17-1 寄存器列表

17.6.1 SPI0 配置寄存器(SPI0_CR)

偏移地址：0x00

复位值：0x0000 0014

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								spr2	spen	Res	mstr	cpol	cpha	spr1	spr0
								RW	RW		RW	RW	RW	RW	RW

位	标记	功能描述			
31:8	Reserved				
7	spr2	波特率选择位 2	参考 spr0.		
6	spen	模块使能寄存器	0 – 禁止	1 – 使能	
5	Reserved				
4	mstr	主机/从机模式选择	0 – 从机	1 – 主机	
3	cpol	时钟极性选择寄存器	0 – 低	1 – 高	
2	cpha	时钟相位选择寄存器	0 – 第一边沿	1 – 第二边沿	
1	spr1	波特率选择位 1	参考 spr0		
0	spr0	波特率选择位 0			
		SPR2	SPR1	SPR0	SPI_CLK Rate
		0	0	0	PCLK /2
		0	0	1	PCLK /4
		0	1	0	PCLK /8
		0	1	1	PCLK /16
		1	0	0	PCLK /32
		1	0	1	PCLK /64
		1	1	0	PCLK /128

			1	1	1	Reserved	
--	--	--	---	---	---	----------	--

表 17-2 主机模式波特率选择

17.6.2 SPI0 片选配置寄存器(SPI0_SSN)

偏移地址：0x04

复位值：0x00000001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															ssn
															RW

位	标记	功能描述
31:1	Reserved	
0	ssn	ssn 输出值 在主机模式下，软件配置 ssn 值控制 SPI_CS 端口电平高低

17.6.3 SPI0 状态寄存器(SPI0_STAT)

偏移地址：0x08

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								spif	wcol	sserr	mdf	Reserved			
								RO	RO	RO	RO				

位	标记	功能描述
31:8	Reserved	
7	spif	传输结束中断标志
6	wcol	写冲突标志
5	sserr	从机模式 SSN 错误标志
4	mdf	主机模式错误标志
3:0	Reserved	

17.6.4 SPI0 数据寄存器(SPI0_DATA)

偏移地址：0x0c

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								spdat							
								RW							

位	标记	功能描述
31:8	Reserved	
7:0	spdat	数据寄存器 在发送模式，写发送值到这个寄存器 在接收模式，读接收值从这个寄存器

18 时钟校准模块（CLKTRIM）

18.1 CLK_TRIM 简介

CLK_TRIM(Clock Trimming)模块是一个专门用来校准/监测时钟的电路。在校准模式下选择精准的时钟源来校准不精准的时钟源，反复校准，调节不精准时钟源的参数，直到被校准时钟源的频率达到精度要求。校准模式下计数值会有一定的误差，但是在允许的精度误差范围内。在监测模式下选择稳定的时钟源来监测系统工作时钟，在设定的监测周期下，监测系统工作时钟是否有失效的情况发生并产生中断。在校准模式和监控模式下，所需的时钟源都必须初始化和使能，具体的配置过程请参考第 4 章系统控制器。

18.2 CLK_TRIM 主要特性

CLK_TRIM 支持以下特性：

- 校准模式
- 监测模式
- 32 位参考时钟计数器可加载初值
- 32 位待校准时钟计数器可配置溢出值
- 6 种参考时钟源
- 4 种待校准时钟源
- 支持中断方式

18.3 CLK_TRIM 功能描述

18.3.1 CLK_TRIM 校准模式

校准模式主要用于选择一个精准的时钟源作为参考时钟来校准一个不精准的待校准时钟源。

由软件按照下面的操作流程反复校准，调节待校准时钟源的参数，直到待校准时钟源满足频率精度要求。

18.3.1.1 操作流程

1. 设置 CLKTRIM_CR .refclk_sel 寄存器选择参考时钟。
2. 设置 CLKTRIM_CR .calclk_sel 寄存器选择被校准时钟。
3. 设置 CLKTRIM_REFCON .rcntval 寄存器为校准时间。
4. 设置 CLKTRIM_CR .IE 寄存器使能中断。
5. 设置 CLKTRIM_CR .trim_start 寄存器开始校准。
6. 参考时钟计数器和待校准时钟计数器开始计数。
7. 当参考时钟计数器从初始值减计数到 0 时，CLKTRIM_IFR.stop 置 1，触发中断。
8. 中断服务子程序判断 CLKTRIM_IFR.stop 为 1，读取寄存器 CLKTRIM_REFCNT 和 CLKTRIM_CALCNT 的值，
9. 清零 CLKTRIM_CR .trim_start 寄存器结束校准。

注意：

- 校准模式在校准过程中有可能因为校准时间设置过长，发生待校准时钟计数器在 CLKTRIM_IFR.stop 置 1 之前溢出的情况，CLKTRIM_IFR. calcnt_of 置 1，触发中断。中断服务子程序发现 CLKTRIM_IFR. calcnt_of 置 1 时，清零 CLKTRIM_CR .trim_start 寄存器结束校准。

这种情况下校准是无法正确进行的，必须调整校准时间，重新校准。

具体步骤是：

设置 CLKTRIM_REFCON .rcntval 寄存器调整校准时间。

设置 CLKTRIM_CR .trim_start 寄存器重新开始校准。

18.3.2 CLK_TRIM 监测模式

监测模式主要用于选择一个稳定的时钟源作为参考时钟，在设定的时间周期下监测系统工作时钟的异常状态。在监测模式下只能选择外部 XTH 时钟作为被监测时钟。

18.3.2.1 操作流程

1. 设置 CLKTRIM_CR.refclk_sel 寄存器选择参考时钟。
2. 设置 CLKTRIM_CR.calclk_sel 寄存器选择被监控时钟。
3. 设置 CLKTRIM_REFCON.rcntval 寄存器为监控间隔时间。
4. 设置 CLKTRIM_CALCON.ccntval 寄存器为被监控时钟计数器溢出时间。
5. 设置 CLKTRIM_CR.mon_en 寄存器使能监控功能。
6. 设置 CLKTRIM_CR.IE 寄存器使能中断。
7. 设置 CLKTRIM_CR.trim_start 寄存器开始监控。
8. 参考时钟计数器和被监控时钟计数器开始计数。
9. 当参考时钟计数器计数到达监控间隔时间时，判断被监控时钟计数器是否溢出。
如果溢出表示被监控时钟工作正常。如果没有溢出表示被监控时钟失效，
CLKTRIM_IFR.xtal32m_fault 置 1，触发中断。
10. 处理中断服务子程序，清除中断标志位 CLKTRIM_IFR.xtal32m_fault，清零
CLKTRIM_CR.trim_start 寄存器结束监测。

18.4 CLK_TRIM 寄存器描述

寄存器列表

基地址：0x40001800

偏移量	寄存器名称	访问	寄存器描述
0x00	CLKTRIM_CR	RW	配置寄存器.
0x04	CLKTRIM_REFCON	RW	参考计数器初值配置寄存器.
0x08	CLKTRIM_REFCNT	RO	参考计数器值寄存器.
0x0c	CLKTRIM_CALCNT	RO	校准计数器值寄存器.
0x10	CLKTRIM_IFR	RO	中断标志位寄存器.
0x14	CLKTRIM_ICLR	RW	中断标志位清除寄存器
0x18	CLKTRIM_CALCON	RW	校准计数器溢出值配置寄存器

表 18-1 寄存器列表

18.4.1 配置寄存器(CLKTRIM_CR)

偏移地址: 0x00

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								IE	mon _en	calclk_sel	refclk_sel		trim_ start		
								RW	RW	RW	RW		RW		

位	标记	功能描述
31:8	Reserved	
7	IE	中断使能寄存器 0 – 禁止 1 – 使能
6	mon_en	监测模式使能寄存器 0 – 禁止 1 – 使能
5:4	calclk_sel	待校准/监测时钟选择寄存器 00 ---- RCH 01 ---- XTH 10 ---- RCL 11 ---- Reserved
3:1	refclk_sel	参考时钟选择寄存器 000 ---- RCH 001 ---- XTH 010 ---- RCL 011 ---- Reserved 100 ---- IRC10K 101 ---- EXT_CLK_IN 注意: EXT_CLK_IN 输入选择由端口控制器中的 GPIO_CTRL1[3:0]寄存

		器决定，详见下表：	
		0000	高电平
		0001	P35
		0010	P36
		0011	P01
		0100	P02
		0101	P03
		0110	P15
		0111	P14
		1000	P23
		1001	P24
		1010	P25
		1011	P26
		1100	P27
		1101	P31
		1110	P32
		1111	P33
0	trim_start	校准/监测开始寄存器	0 – 停止 1 – 开始

18.4.2 参考计数器初值配置寄存器(CLKTRIM_REFCON)

偏移地址: 0x04

复位值: 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
rcntval[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
rcntval[15:0]															
RW															

位	标记	功能描述
31:0	rcntval	参考计数器初始值

18.4.3 参考计数器值寄存器(CLKTRIM_REFCNT)

偏移地址: 0x08

复位值: 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
refcnt[31:16]															
RO															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
refcnt[15:0]															
RO															

位	标记	功能描述
31:0	refcnt	参考计数器值

18.4.4 校准计数器值寄存器(CLKTRIM_CALCNT)

偏移地址：0x0c

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
calcnt[31:16]															
RO															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
calcnt[15:0]															
RO															

位	标记	功能描述
31:0	calcnt	校准计数器值

18.4.5 中断标志位寄存器(CLKTRIM_IFR)

偏移地址：0x10

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												xth_f	Res	calcn	stop
												ault		t_of	
												RO	RO	RO	RO

位	标记	功能描述
31:4	Reserved	
3	xth_fault	XTH 失效标志. CLKTRIM_ICLR.xth_fault_clr 写零清除此标志位
2	Reserved	
1	calcnt_of	校准计数器溢出标志. CLKTRIM_CR.start 写零清除此标志位
0	stop	参考计数器停止标志. CLKTRIM_CR.start 写零清除此标志位

18.4.6 中断标志位清除寄存器(CLKTRIM_ICLR)

偏移地址：0x14

复位值：0xf

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												xth_f	Reserved		
												ault_			
												clr			
												RW			

位	标记	功能描述
31:4	Reserved	
3	xth_fault_clr	清除 XTH 失效标志，写零清除。
2:0	Reserved	

18.4.7 校准计数器溢出值配置寄存器(CLKTRIM_CALCON)

偏移地址：0x18

复位值：0xffff ffff

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ccntval[31:16]															
RW															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ccntval[15:0]															
RW															

位	标记	功能描述
31:0	ccntval	校准计数器溢出值

19 循环冗余校验（CRC）

19.1 概述

循环冗余校验(CRC)计算单元是根据固定的生成多项式得到任意字节数据的 CRC 计算结果。在应用中, CRC 技术主要应用于核实数据传输或者数据存储的正确性和完整性。

以下示意了 CRC 算法在数据传输中的一个最典型的应用:




图 19-1 CRC应用示意图

19.2 功能描述

本模块算法遵从 ISO/IEC13239 的定义，采用 16 位长度的 CRC，计算多项式为 $x^{16} + x^{12} + x^5 + 1$ ，计算初始值为 0xFFFF。

本模块功能包括：

- CRC 编码和 CRC 校验
- 3 种位宽访问方式 8 位、16 位、32 位
 - 8 位位宽下输入数据示例为 0x00, 0x11, 0x22, 0x33, 0x44, 0x55, 0x66, 0x77
 - 16 位位宽下输入数据示例为 0x1100, 0x3322, 0x5544, 0x7766
 - 32 位位宽下输入数据示例为 0x33221100, 0x77665544

19.2.1 CRC 编码模式

编码模式可以对原始数据编码以计算其 CRC 值，操作流程如下所示：

Step1: 向 CRC_RESULT.CRC16 写入 0xFFFF，初始化 CRC 计算。

Step2: 将待编码的原始数据按 8 位/16 位/32 位的组织方式，依次写入 CRC_DATA 寄存器。

Step3: 读取 CRC_RESULT.CRC16，即为 CRC 值。

19.2.2 CRC 检验模式

检验模式可以检验已编码的数据是否被篡改，操作流程如下所示：

Step1: 向 CRC_RESULT[15:0]写入 0xFFFF，初始化 CRC 计算。

Step2: 将已编码的数据按 8 位/16 位/32 位的组织方式，依次写入 CRC_DATA 寄存器。

注：按 8 位组织方式写 CRC 值到 CRC_DATA 寄存器时，应先写入低 8 位，后写入高 8 位。

Step3: 读取 CRC_RESULT.FLAG，以判定编码的数据是否被篡改。

19.3 寄存器

基地址：0x4002 0900

寄存器	偏移地址	描述
CRC_RESULT	0x04	CRC 结果寄存器，计算完成后对该寄存器读取即获得结果。
CRC_DATA	0x80-0xFF	CRC 数据寄存器，用于输入需要运算的数据。

19.3.1 CRC 结果寄存器（CRC_RESULT）

偏移地址：0x04

复位值：0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															FLAG
R															RO
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RESULT															
RW															

位	标记	功能描述
31:17	Reserved	
16	FLAG	校验结果标志；0：当前校验错误，1：当前校验正确。 寄存器[16]是一个只读位，对其进行写操作不会产生影响。进行 CRC 校验时，应该在所有的数据和16位 CRC 编码输入数据寄存器之后读取本位，如果为1则表明校验成功。
15:0	RESULT	本寄存器用于每次 CRC 计算结果的更新和保存。运算后，读取本寄存器将得到16位的 CRC 编码结果。 根据标准规定，运算完成后，16位的 CRC 编码值是运算寄存器取反后的结果，因此本寄存器[15:0]的读取将得到本寄存器当前[15:0]的取反值。

注意：

- 根据标准规定，运算完成后，16 位的 CRC 编码值是运算寄存器取反后的结果，因此，对本寄存器[15:0]的读取将得到本寄存器当前[15:0]的取反值。
- 寄存器[16]是一个只读的位，对之进行写操作不会产生影响。进行 CRC 校验运算时，应该在所有的数据和 16 位 CRC 编码输入数据寄存器后读取本位，如果为 1 则表明校验成功。

19.3.2 CRC 数据寄存器 (CRC_DATA)

偏移地址: 0x80-0xFF

复位值: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CRC_DATA[31:16]															
W															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CRC_DATA[15:0]															
W															

位	标记	功能描述
31:0	CRC_DATA	本寄存器用于输入需要运算的数据。 本寄存器的地址是一个范围 (0x80-0xFF)，对该范围内的任何一个地址进行操作都会认为是对本寄存器进行操作。这样定义的目的就是为了方便软件可以用 STM 指令对本寄存器进行连续的32位数据写入操作，以加快运算速度。本寄存器支持 8/16/32 位的输入方式。

注意：

- 本寄存器的地址是一个范围 (8'h80-8'hFF)，对该范围内的任何一个地址进行操作都会认为是对本寄存器进行操作。这样定义的目的就是方便软件可以用 STM 指令对本寄存器进行连续的 32 位数据写入操作，以加快运算速度。同时本寄存器也支持 8/16 位的输入方式。

20 模数转换器（ADC）

20.1 模块简介

外部的模拟信号需要转变成数字信号才能由 MCU 进一步处理。L005 内部集成了一个 12 位高精度、高转换速率的逐次逼近型模数转换器(SAR ADC)模块。具有以下特性：

- 12 位转换精度；
- 1Msps 转换速度($V_{CC} > 2.7V$)；
- 12 路转换通道：9 个引脚通道、内置温度传感器、内置 1.2v 基准电压、1/3 电源电压；
- 4 种参考源：电源电压、ExRef 引脚、内置 1.5v 参考电压、内置 2.5v 参考电压；
- ADC 的电压输入范围：0~Vref；
- 3 种转换模式：单次转换、连续转换、累加转换；
- 软件可配置 ADC 的转换速率；
- 内置信号放大器，可转换高阻信号；
- 支持片内外设自动触发 ADC 转换，有效降低芯片功耗并提高转换的实时性。

20.2 ADC 框图




图 20-1 ADC 示意框图

20.3 转换时序及转换速度

ADC 的转换时序如下图所示：一次完整的 ADC 转换由采样过程及逐次比较过程组成。其中采样过程需要 4~12 个 AdcClk，由 ADC_CR0.SAM 配置；逐次比较过程需要 16 个 AdcClk。所以，一次 ADC 转换共需要 20~28 个 AdcClk。

ADC 转换速度的单位为 sps，即每秒进行多少次 ADC 转换。ADC 转换速度的计算方法为：AdcClk 的频率 / 一次 ADC 转换所需要的 AdcClk 的个数。




图 20-2 ADC 转换时序图

ADC 转换速度与 ADC 参考电压及 VCC 电压相关，最高转换速度如下表所示：

ADC 参考电压	VCC 电压	最高转换速度	最大 AdcClk 频率
内部 1.5V	1.8V~5.5V	200Ksps	4MHz
内部 2.5V	2.8V~5.5V	200Ksps	4MHz
VCC / ExRef	1.8V~2.4V	200Ksps	4MHz
VCC / ExRef	2.4V~2.7V	500Ksps	16MHz
VCC / ExRef	2.7V~5.5V	1Msps	24MHz

20.4 单次转换模式

在单次转换模式下，ADC 启动后只执行一次转换，可对所有的 12 路 ADC 通道进行转换。该模式既可通过设置 ADC_CR0.START 位启动也可通过设置 ADC_CR1[9:0]的外部触发启动。一旦选定通道的 ADC 转换完成，ADC_CR0.START 位自动清零，转换结果保存在 ADC_result 寄存器中。

通过 START 位启动 ADC 单次转换操作流程：

Step1: 配置 P0ADS~P3ADS 相应的位，将待转换的 ADC 通道配置为模拟端口。

Step2: 设置 P3ADS.6 为 1，将 ADC 外部参考电压引脚配置为模拟端口。

注：如果 ADC 参考电压不选择外部参考电压引脚，则可以略过本步骤。

Step3: 设置 BGR_CR.BGR_EN 为 1，使能 BGR 模块。

Step4: 设置 ADC_CR0.ADCEN 为 1，使能 ADC 模块。

Step5: 延时 20uS，等待 ADC 及 BGR 模块启动完成。

Step6: 设置 ADC_CR1.CT 为 0，选择单次转换模式。

Step7: 配置 ADC_CR0.SREF，选择 ADC 的参考电压。

Step8: 配置 ADC_CR0.SAM 及 ADC_CR0.CLKSEL，设置 ADC 的转换速度。

Step9: 配置 ADC_CR0.SEL，选择待转换的通道。

Step10: 设置 ADC_CR0.START 为 1，启动 ADC 单次转换。

Step11: 等待 ADC_CR0.START 变为 0，读取 ADC_result 寄存器以获取 ADC 转换结果。

Step12: 如需对其它通道进行转换，重复执行 Step9~Step11。

Step13: 设置 ADC_CR0.ADCEN 及 BGR_CR.BGR_EN 为 0，关闭 ADC 模块、BGR 模块。

通过外部触发启动 ADC 单次转换操作流程：

Step1: 配置 P0ADS~P3ADS 相应的位，将待转换的 ADC 通道配置为模拟端口。

Step2: 设置 P3ADS.6 为 1，将 ADC 外部参考电压引脚配置为模拟端口。

注：如果 ADC 参考电压不选择外部参考电压引脚，则可以略过本步骤。

- Step3: 设置 BGR_CR.BGR_EN 为 1, 使能 BGR 模块。
- Step4: 设置 ADC_CR0.ADCEN 为 1, 使能 ADC 模块。
- Step5: 延时 20uS, 等待 ADC 及 BGR 模块启动完成。
- Step6: 设置 ADC_CR1.CT 为 0, 选择单次转换模式。
- Step7: 设置 ADC_HT 为 0x00。
- Step8: 设置 ADC_CR1.HtCmp 为 1, 使能 ADC 高阈值比较功能。
- Step9: 设置 ADC_CR0.IE 为 1, 使能 ADC 中断。
- Step10: 使能 NVIC 中断向量表中的 ADC 中断。
- Step11: 配置 ADC_CR0.SREF, 选择 ADC 的参考电压。
- Step12: 配置 ADC_CR0.SAM 及 ADC_CR0.CLKSEL, 设置 ADC 的转换速度。
- Step13: 配置 ADC_CR0.SEL, 选择待转换的通道。
- Step14: 设置 ADC_IFR 为 0x00, 清除 ADC 中断标志。
- Step15: 配置 ADC_CR1.TRIGS1 及 ADC_CR1.TRIGS0, 选择外部触发条件。
- Step16: 当外部触发条件触发 ADC 完成转换时, ADC 模块会产生中断。用户可在 ADC 中断服务程序中读取 ADC_result 寄存器以获取 ADC 转换结果。
- Step17: 如需对其它通道进行转换, 重复执行 Step13~Step16。
- Step18: 设置 ADC_CR0.ADCEN 及 BGR_CR.BGR_EN 为 0, 关闭 ADC 模块、BGR 模块。

20.5 连续转换模式

在连续转换模式下，启动一次 ADC 可对多个通道依次进行多次转换；可转换的 ADC 通道为 AIN0~AIN7。ADC 转换的总次数由 ADCCR2.ADCCNT 进配置；待进行转换的通道由 ADC_CR2[7:0]进行配置。该模式既可通过设置 ADC_CR0.START 位启动也可通过设置 ADC_CR2[9:0]的外部触发启动。启动连续转换后，ADC 模块依次转换 AIN0~AIN7 中待转换的通道直到总转换次数完成。ADC 模块完成总转换次数后，ADC_IFR.CONT_INTF 位会自动置 1，转换结果保存在转换通道所对应的 ADC_result0~ADC_result7 寄存器中。如果总转换次数大于待转换的 ADC 通道的数量，则 ADC_result0~ADC_result7 寄存器中只保存最后一次的转换结果。

下图演示了对 AIN0、AIN1、AIN5 进行 10 次连续转换的过程。通过寄存器将 START 置 1 后，ADC 内部的状态机会依次对 AIN0、AIN1、AIN5 进行转换，直到 ADCCNT 的计数值变为 0。




图 20-3 ADC 连续转换过程示例

通过 START 位启动 ADC 连续转换操作流程：

Step1: 配置 P0ADS~P3ADS 相应的位，将待转换的 ADC 通道配置为模拟端口。

Step2: 设置 P3ADS.6 为 1，将 ADC 外部参考电压引脚配置为模拟端口。

注：如果 ADC 参考电压不选择外部参考电压引脚，则可以略过本步骤。

Step3: 设置 BGR_CR.BGR_EN 为 1，使能 BGR 模块。

Step4: 设置 ADC_CR0.ADCEN 为 1，使能 ADC 模块。

Step5: 延时 20uS，等待 ADC 及 BGR 模块启动完成。

Step6: 设置 ADC_CR1.CT 为 1，选择连续转换模式。

- Step7: 设置 ADC_CR1[14:12]为 0, 关闭转换结果比较功能。
- Step8: 配置 ADC_CR2.ADCCNT, 选择连续转换的总转换次数。
- Step9: 配置 ADC_CR0.SREF, 选择 ADC 的参考电压。
- Step10: 配置 ADC_CR0.SAM 及 ADC_CR0.CLKSEL, 设置 ADC 的转换速度。
- Step11: 配置 ADC_CR2[7:0], 选择待转换的通道。
- Step12: 设置 ADC_ICLR.CONT_INTC 为 0, 清除 ADC_IFR.CONT_INTF 标志。
- Step13: 设置 ADC_CR0.StateRst 为 1, 复位连续转换状态。
- Step14: 设置 ADC_CR0.START 为 1, 启动 ADC 连续转换。
- Step15: 等待 ADC_IFR.CONT_INTF 变为 1, 读取 ADC_result0~ADC_result7 寄存器以获取相应通道的转换结果。
- Step16: 如需对其它通道进行转换, 重复执行 Step11~Step15。
- Step17: 设置 ADC_CR0.ADCEN 及 BGR_CR.BGR_EN 为 0, 关闭 ADC 模块、BGR 模块。

20.6 连续转换累加模式

在连续转换累加模式下，启动一次 ADC 可对多个通道进行多次转换并对每次转换的结果进行累加；可转换的 ADC 通道为 AIN0~AIN7。ADC 转换的总次数由 ADCCR2.ADCCNT 进行配置；待进行转换的通道由 ADC_CR2[7:0]进行配置。该模式既可通过设置 ADC_CR0.START 位启动也可通过设置 ADC_CR2[9:0]的外部触发启动。启动连续转换后，ADC 模块依次转换 AIN0~AIN7 中待转换的通道直到总转换次数完成。ADC 模块完成总转换次数后，ADC_IFR.CONT_INTF 位会自动置 1，转换结果的累加值保存在 ADC_result_acc 寄存器中。

下图演示了对 AIN0、AIN1、AIN5 进行 10 次连续转换累加的过程。通过寄存器将 START 置 1 后，ADC 内部的状态机会依次对 AIN0、AIN1、AIN5 进行转换，直到 ADCCNT 的计数值变为 0。每次转换完成时，ADC_result_acc 寄存器都会自动进行累加。图中给定的 AIN0、AIN1、AIN5 的转换结果依次为 0x010、0x020、0x040。




图 20-4 ADC 连续转换累加过程示例

通过 START 位启动 ADC 连续转换累加操作流程：

Step1: 配置 P0ADS~P3ADS 相应的位，将待转换的 ADC 通道配置为模拟端口。

Step2: 设置 P3ADS.6 为 1，将 ADC 外部参考电压引脚配置为模拟端口。

注：如果 ADC 参考电压不选择外部参考电压引脚，则可以略过本步骤。

Step3: 设置 BGR_CR.BGR_EN 为 1，使能 BGR 模块。

Step4: 设置 ADC_CR0.ADCEN 为 1，使能 ADC 模块。

Step5: 延时 20uS，等待 ADC 及 BGR 模块启动完成。

Step6: 设置 ADC_CR1.CT 为 1，选择连续转换模式。

- Step7: 设置 ADC_CR1[14:12]为 0, 关闭转换结果比较功能。
- Step8: 设置 ADC_CR1.RACC_EN 为 1, 使能 ADC 转换自动累加功能。
- Step9: 配置 ADC_CR2.ADCCNT, 选择连续转换的总转换次数。
- Step10: 配置 ADC_CR0.SREF, 选择 ADC 的参考电压。
- Step11: 配置 ADC_CR0.SAM 及 ADC_CR0.CLKSEL, 设置 ADC 的转换速度。
- Step12: 配置 ADC_CR2[7:0], 选择待转换的通道。
- Step13: 设置 ADC_ICLR.CONT_INTC 为 0, 清除 ADC_IFR.CONT_INTF 标志。
- Step14: 设置 ADC_CR1.RACC_CLR 为 0, 清零 ADC_result_acc 寄存器。
- Step15: 设置 ADC_CR0.StateRst 为 1, 复位连续转换状态。
- Step16: 设置 ADC_CR0.START 为 1, 启动 ADC 连续转换。
- Step17: 等待 ADC_IFR.CONT_INTF 变为 1, 读取 ADC_result_acc 寄存器以获取转换结果累加值。
- Step18: 如需对其它通道进行转换, 重复执行 Step12~Step17。
- Step19: 设置 ADC_CR0.ADCEN 及 BGR_CR.BGR_EN 为 0, 关闭 ADC 模块、BGR 模块。


20.7 ADC 转换结果比较

ADC 转换完成时，ADC 转换结果可以与用户设定的阈值进行比较，支持上阈值比较、下阈值比较、区间值比较。该功能需要将相应的控制位 HtCmp、LtCmp、RegCmp 置 1。该功能可实现对模拟量的自动监测，直到 ADC 转换结果符合用户预期时才产生中断申请用户程序介入。

上阈值比较：当 ADC 转换结果位于[ADC_HT, 4095]区间内则 ADC_IFR. HHT_INTF 置 1；向 ADC_ICLR. HHT_INTC 写入 0 则清零 ADC_IFR. HHT_INTF。

下阈值比较：当 ADC 转换结果位于[0,ADC_LT)区间内则 ADC_IFR. LLT_INTF 置 1；向 ADC_ICLR. LLT_INTC 写入 0 则清零 ADC_IFR. LLT_INTF。

区间值比较：当 ADC 转换结果位于[ADC_LT, ADC_HT)区间内则 ADC_IFR. REG_INTF 置 1；向 ADC_ICLR. REG_INTC 写入 0 则清零 ADC_IFR. REG_INTF。



20.8 ADC 中断

ADC 中断请求如下表所示：

中断源	中断标志	中断使能
ADC 连续转换完成	ADC_IFR.CONT_INTF	ADC_CR0.IE
ADC 转换结果位于区间值区域	ADC_IFR.REG_INTF	
ADC 转换结果位于上阈值区域	ADC_IFR.HHT_INTF	
ADC 转换结果比较下阈值区域	ADC_IFR.LLT_INTF	

20.9 使用温度传感器测量环境温度

温度传感器的输出电压会随环境温度的改变而变化，故根据温度传感器的输出电压即可计算出相应的环境温度。当 ADC 模块的测量通道选择温度传感器的输出电压时，即可测量环境温度。

计算公式如下：

$$\text{环境温度} = 25 + 0.0839 \times V_{\text{ref}} \times (\text{AdcValue} - \text{Trim})$$

其中：Vref 为当前 ADC 模块的参考电压，取值为 1.5 或 2.5。

AdcValue 为 ADC 模块测量温度传感器输出电压的结果，取值为 0~4095。

Trim 为 16bit 的校准值，计算时需要从 Flash 存储器中读出，其存放地址详见下表。

ADC 参考电压	校准值存放地址	校准值精度
内部 1.5V	0x00100C34	±5℃
内部 2.5V	0x00100C36	±5℃

计算示例如下：

条件 1：Vref=2.5、AdcValue=0x7E5、Trim=0x76C：

温度 1： $25 + 0.0839 \times 2.5 \times (0x7E5 - 0x76C) = 50^{\circ}\text{C}$ 。

条件 2：Vref=1.5、AdcValue=0x72D、Trim=0x76C：

温度 3： $25 + 0.0839 \times 1.5 \times (0x72D - 0x76C) = 17^{\circ}\text{C}$ 。

通过 ADC 测量环境温度操作流程：

- Step1: 设置 BGR_CR.BGR_EN 为 3，使能 BGR 模块和温度传感器模块。
- Step2: 设置 ADC_CR0.ADCEN 为 1，使能 ADC 模块。
- Step3: 延时 20uS，等待 ADC 及 BGR 模块启动完成。
- Step4: 设置 ADC_CR1.CT 为 0，选择单次转换模式。
- Step5: 配置 ADC_CR0.SREF，选择 ADC 的参考电压为内部 1.5V 或内部 2.5V。
- Step6: 配置 ADC_CR0.SAM 及 ADC_CR0.CLKSEL，设置 ADC 的转换速度。
- Step7: 设置 ADC_CR0.SEL 为 0x0A，选择待转换的通道为温度传感器的输出。
- Step8: 设置 ADC_CR0.BUFEN 为 1，使能输入信号放大器。
- Step9: 设置 ADC_CR0.START 为 1，启动 ADC 单次转换。
- Step10: 等待 ADC_CR0.START 变为 0，读取 ADC_result 寄存器以获取 ADC 转换结果。
- Step11: 设置 ADC_CR0.ADCEN 及 BGR_CR.BGR_EN 为 0，关闭 ADC 模块、BGR 模块。
- Step12: 读取温度传感器校准值，根据公式计算当前的环境温度。

20.10 ADC 模块寄存器

基地址 0x40002400

寄存器	偏移地址	描述
ADC_CR0	0x004	ADC 配置寄存器0
ADC_CR1	0x008	ADC 配置寄存器1
ADC_CR2	0x00C	ADC 配置寄存器2
ADC_result0	0x030	ADC 通道0转换结果
ADC_result1	0x034	ADC 通道1转换结果
ADC_result2	0x038	ADC 通道2转换结果
ADC_result3	0x03C	ADC 通道3转换结果
ADC_result4	0x040	ADC 通道4转换结果
ADC_result5	0x044	ADC 通道5转换结果
ADC_result6	0x048	ADC 通道6转换结果
ADC_result7	0x04C	ADC 通道7转换结果
ADC_result 8	0x050	ADC 通道8转换结果
ADC_result_acc	0x054	ADC 转换结果累加值
ADC_HT	0x058	ADC 比较上阈值
ADC_LT	0x05C	ADC 比较下阈值
ADC_IFR	0x060	ADC 中断标志寄存器
ADC_ICLR	0x064	ADC 中断清除寄存器
ADC_result	0x068	ADC 转换结果

表 20-1 ADC 寄存器

20.10.1 ADC 配置寄存器 0 (ADC_CR0)

偏移地址 0x004

复位值 0x000013F0

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
State Rst	IE	Res.	SAM	BUF EN	SREF	SEL		CLKSEL		STA RT	ADC EN				
R/W	R/W		R/W	R/W	R/W	R/W		R/W		R/W	R/W	R/W			

位	标记	功能描述
31:16	Reserved	保留
15	StateRst	ADC连续转换状态控制 1: 复位ADC连续转换状态 0: 无效
14	IE	ADC中断控制 1: 使能中断 0: 禁止中断
13	Reserved	保留
12:11	SAM	ADC采样周期选择 00: 4个采样周期 01: 6个采样周期 10: 8个采样周期 11: 12个采样周期
10	BUFEN	ADC输入信号放大器控制 0: 关闭放大器, 外部输入信号与ADC直接相连。 1: 打开放大器, 外部输入信号通过放大器放大后与ADC相连, 用于高阻信号。
9:8	SREF	ADC参考电压选择 00: 内部1.5V 01: 内部2.5V 10: 外部参考电压ExRef (P3.6) 11: 电源电压
7:4	SEL	ADC转换通道选择 (单次转换模式) 0000: 选择通道0输入P2.4 0001: 选择通道1输入P2.6 0010: 选择通道2输入P3.2 0011: 选择通道3输入P3.3 0100: 选择通道4输入P3.4

		0101: 选择通道5输入P3.5 0110: 选择通道6输入P3.6 0111: 选择通道7输入P0.1 1000: 选择通道8输入P0.2 1001: 1/3VCC 注: ADC_CR0.BUFEN必须为1 1010: 内置温度传感器输出电压 注: ADC_CR0.BUFEN必须为1 1011: 内部基准1.2V输出电压 注: ADC_CR0.BUFEN必须为1
3:2	CLKSEL	ADC时钟选择 00: PCLK时钟 01: PCLK时钟2分频 10: PCLK时钟4分频 11: PCLK时钟8分频
1	START	ADC转换控制 1: 启动ADC转换 0: 停止ADC转换
0	ADCEN	ADC使能控制 1: 使能ADC 0: 禁止ADC

20.10.2 ADC 配置寄存器 1 (ADC_CR1)

偏移地址 0x008

复位值 0x00007000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RACC _CLR	RegCm p	HtCmp	LtCmp	HtCmp	CT	TRIGS1					TRIGS0				
R/W	R/W	R/W	R/W	R/W	R/W	R/W					R/W				

位	标记	功能描述
31:16	Reserved	保留
15	RACC_CLR	ADC转换结果累加寄存器清零 1: 无作用; 0: ADC转换结果累加寄存器 (ADC_result_acc) 清零。 注: 该bit读数为0, 故操作本寄存器时需要特别注意该bit的值以防误动作。
14	RegCmp	ADC区间比较控制 1: 使能区间比较 0: 禁止区间比较
13	HtCmp	ADC高阈值比较控制 1: 使能高阈值比较 0: 禁止高阈值比较
12	LtCmp	ADC低阈值比较控制 1: 使能低阈值比较 0: 禁止低阈值比较
11	RACC_EN	ADC转换结果自动累加控制 1: 使能ADC转换结果自动累加功能 0: 禁止ADC转换结果自动累加功能
10	CT	ADC转换模式选择 1: 连续转换模式 0: 单次转换模式
9:5	TRIGS1	ADC转换自动触发选择2: 00000: 禁用自动触发ADC转换 00001: Timer0中断, 自动触发ADC转换 00010: Timer1中断, 自动触发ADC转换 00011: Timer2中断, 自动触发ADC转换 00100: NC 00101: Timer4中断, 自动触发ADC转换

		00110: Timer5中断, 自动触发ADC转换 00111: Timer6中断, 自动触发ADC转换 01000: UART0中断, 自动触发ADC转换 01001: UART1中断, 自动触发ADC转换 01010: NC 01011: VC0中断, 自动触发ADC转换 01100: VC1中断, 自动触发ADC转换 01101: NC 01110: PCA中断, 自动触发ADC转换 01111: SPI中断, 自动触发ADC转换 10000: P01中断, 自动触发ADC转换 10001: P02中断, 自动触发ADC转换 10010: P03中断, 自动触发ADC转换 10011: P14中断, 自动触发ADC转换 10100: P15中断, 自动触发ADC转换 10101: P23中断, 自动触发ADC转换 10110: P24中断, 自动触发ADC转换 10111: P25中断, 自动触发ADC转换 11000: P26中断, 自动触发ADC转换 11001: P27中断, 自动触发ADC转换 11010: P31中断, 自动触发ADC转换 11011: P32中断, 自动触发ADC转换 11100: P33中断, 自动触发ADC转换 11101: P34中断, 自动触发ADC转换 11110: P35中断, 自动触发ADC转换 11111: P36中断, 自动触发ADC转换 Note: 1) TIM4/5/6中断触发ADC自动转换, 除了需要使能TIM4/5/6的相应中断外, 还需要配置Advanced Timer的展频及中断触发选择寄存器TIMX_CR选择可以触发ADC的中断源。 2) 触发ADC使用的是各中断标志位的上升沿。如果需要重复触发, 需要清除中断标志。如果不需要进入中断服务程序, 请不要使能NVIC的中断使能。
4:0	TRIGS0	ADC转换自动触发选择2: 00000: 禁用自动触发ADC转换 00001: 选择Timer0中断, 自动触发ADC转换 00010: 选择Timer1中断, 自动触发ADC转换 00011: 选择Timer2中断, 自动触发ADC转换 00100: NC 00101: 选择Timer4中断, 自动触发ADC转换 00110: 选择Timer5中断, 自动触发ADC转换 00111: 选择Timer6中断, 自动触发ADC转换 01000: 选择UART0中断, 自动触发ADC转换

	01001: 选择UART1中断, 自动触发ADC转换 01010: NC 01011: 选择VC0中断, 自动触发ADC转换 01100: 选择VC1中断, 自动触发ADC转换 01101: NC 01110: 选择PCA中断, 自动触发ADC转换 01111: 选择SPI中断, 自动触发ADC转换 10000: 选择P01中断, 自动触发ADC转换 10001: 选择P02中断, 自动触发ADC转换 10010: 选择P03中断, 自动触发ADC转换 10011: 选择P14中断, 自动触发ADC转换 10100: 选择P15中断, 自动触发ADC转换 10101: 选择P23中断, 自动触发ADC转换 10110: 选择P24中断, 自动触发ADC转换 10111: 选择P25中断, 自动触发ADC转换 11000: 选择P26中断, 自动触发ADC转换 11001: 选择P27中断, 自动触发ADC转换 11010: 选择P31中断, 自动触发ADC转换 11011: 选择P32中断, 自动触发ADC转换 11100: 选择P33中断, 自动触发ADC转换 11101: 选择P34中断, 自动触发ADC转换 11110: 选择P35中断, 自动触发ADC转换 11111: 选择P36中断, 自动触发ADC转换 Note: 1) TIM4/5/6中断触发ADC自动转换, 除了需要使能TIM4/5/6的相应中断外, 还需要配置Advanced Timer的展频及中断触发选择寄存器TIMX_CR选择可以触发ADC的中断源。 2) 触发ADC使用的是各中断标志位的上升沿。如果需要重复触发, 需要清除中断标志。如果不需要进入中断服务程序, 请不要使能NVIC的中断使能。
--	--

20.10.3 ADC 配置寄存器 2 (ADC_CR2)

偏移地址 0x00C

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADCCNT								CH7EN	CH6EN	CH5EN	CH4EN	CH3EN	CH2EN	CH1EN	CH0EN
R/W								R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

位	标记	功能描述
31:16	Reserved	保留
15:8	ADCCNT	ADC连续转换次数配置 0: 连续转换1次 1: 连续转换2次 255: 连续转换256次
7	CH7EN	ADC连续转换通道7使能 1: 使能 0: 禁止
6	CH6EN	ADC连续转换通道6使能 1: 使能 0: 禁止
5	CH5EN	ADC连续转换通道5使能 1: 使能 0: 禁止
4	CH4EN	ADC连续转换通道4使能 1: 使能 0: 禁止
3	CH3EN	ADC连续转换通道3使能 1: 使能 0: 禁止
2	CH2EN	ADC连续转换通道2使能 1: 使能 0: 禁止
1	CH1EN	ADC连续转换通道1使能 1: 使能 0: 禁止
0	CH0EN	ADC连续转换通道0使能

		1: 使能 0: 禁止
--	--	----------------

20.10.4 ADC 通道 0 转换结果 (ADC_result0)

偏移地址 0x030

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				result0											
				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	result0	ADC通道0转换结果

20.10.5 ADC 通道 1 转换结果 (ADC_result1)

偏移地址 0x034

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				result1											
				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	result1	ADC通道1转换结果

20.10.6 ADC 通道 2 转换结果 (ADC_result2)

偏移地址 0x038

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				result2											
				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	result2	ADC 通道2转换结果

20.10.7 ADC 通道 3 转换结果 (ADC_result3)

偏移地址 0x03C

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				result3											
				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	result3	ADC 通道3转换结果

20.10.8 ADC 通道 4 转换结果 (ADC_result4)

偏移地址 0x040

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				result4											
				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	result4	ADC 通道4转换结果

20.10.9 ADC 通道 5 转换结果 (ADC_result5)

偏移地址 0x044

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				result5											
				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	result5	ADC 通道5转换结果

20.10.10 ADC 通道 6 转换结果 (ADC_result6)

偏移地址 0x048

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
Reserved				result6											
				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	result6	ADC通道6转换结果

20.10.11 ADC 通道 7 转换结果 (ADC_result7)

偏移地址 0x04C

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				result7											
				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	result7	ADC 通道7转换结果

20.10.12 ADC 通道 8 转换结果 (ADC_result8)

偏移地址 0x050

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				result8											
				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	result8	ADC 通道8转换结果

20.10.13 ADC 转换结果累加值 (ADC_result_acc)

偏移地址 0x054

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												Result_acc[19:16]			
												RO			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Result_acc[15:0]															
RO															

位	标记	功能描述
31:20	Reserved	保留
19:0	Result_acc	ADC转换累加值

20.10.14 ADC 比较上阈值 (ADC_HT)

偏移地址 0x058

复位值 0x00000FFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				HT											
				R/W											

位	标记	功能描述
31:12	Reserved	保留
11:0	HT	ADC转换结果比较上阈值

20.10.15 ADC 比较下阈值 (ADC_LT)

偏移地址 0x05C

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
Reserved				LT											
				R/W											

位	标记	功能描述
31:12	Reserved	保留
11:0	LT	ADC转换结果比较下阈值

20.10.16 ADC 中断标志寄存器 (ADC_IFR)

偏移地址 0x060

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												CONT	REG_	HHT_	LLT_
												_INTF	INTF	INTF	INTF
												RO	RO	RO	RO

位	标记	功能描述
31:4	Reserved	保留
3	CONT_INTF	连续转换完成标志 1: ADC连续转换完成 0: ADC连续转换未完成
2	REG_INTF	ADC转换结果比较区间标志 1: ADC转换结果位于[ADC_LT , ADC_HT)区间内 0: ADC转换结果位于[ADC_LT , ADC_HT)区间外
1	HHT_INTF	ADC转换结果比较上阈值标志 1: ADC转换结果位于[ADC_HT, 4095]区间内 0: ADC转换结果位于[ADC_HT, 4095]区间外
0	LLT_INTF	ADC转换结果比较下阈值标志 1: ADC转换结果位于[0, ADC_LT)区间内 0: ADC转换结果位于[0, ADC_LT)区间外

20.10.17 ADC 中断清除寄存器 (ADC_ICLR)

偏移地址 0x064

复位值 0x00000004

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												CONT	REG_	HHT_	LLT_
												_INTC	INTC	INTC	INTC
												W0	W0	W0	W0

位	标记	功能描述
31:4	Reserved	保留
3	CONT_INTC	写0清除连续转换完成标志 写1无作用
2	REG_INTC	写0清除ADC转换结果比较区间标志 写1无作用
1	HHT_INTC	写0清除ADC转换结果比较上阈值 写1无作用
0	LLT_INTC	写0清除ADC转换结果比较下阈值标志 写1无作用

20.10.18 ADC 结果 (ADC_result)

偏移地址 0x068

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				result											
				RO											

位	标记	功能描述
31:12	Reserved	保留
11:0	result	ADC转换结果

21 模拟比较器（VC）

21.1 模拟电压比较器 VC 简介

模拟电压比较器 VC 用于比较两个输入模拟电压的大小，并根据比较结果输出高/低电平。当“+”输入端电压高于“-”输入端电压时，电压比较器输出为高电平；当“+”输入端电压低于“-”输入端电压时，电压比较器输出为低电平。本产品内部集成的模拟电压比较器 VC 具有以下特性：

- 支持电压比较功能；
- 支持内部 64 阶 VCC 分压（使用分压来源电压需要大于 1.8V）
- 支持 8 个外部输入端口和片内 BGR 输出的参考电压作为电压比较器的输入；
- 支持三种软件可配置的中断触发方式：高电平触发/上升沿触发/下降沿触发；
- 电压比较器的输出可以作为 Base Timer 门控端口的输入；
- 电压比较器的输出可以作为 Advanced Timer 的刹车输入或者捕获输入；
- 支持在低功耗模式下工作，电压比较器的中断输出可以将芯片从低功耗模式下唤醒；
- 提供软件可配置的滤波时间以增强芯片的抗干扰能力。

21.2 电压比较器框架图




图 21-1 VC 框架图

21.3 建立/响应时间

当使用电压比较器时，从 VC 使能或者 VC 的两端输入电压变化到输出正确的结果的时间由 VC 控制寄存器（VC_CR）中的 BIAS_SEL 控制位决定，电流越大 VC 响应越快，典型值从 50nS 到 20uS 四档可调。

如果选择温度传感器、1.2V 基准电压、ADC 模块参考电压作为比较器的端输入，则需要打开内部的 BGR 模块。内部 BGR 的启动时间大约为 20us，电压比较器需要等待内部 BGR 稳定后才能正常输出。

21.4 滤波时间

在电压比较器固有的建立/响应时间之外，用户可以设置更长的滤波时间来过滤掉系统噪声，比如马达停止时的大电流噪声。




图 21-2 VC 滤波响应时间

21.5 迟滞功能

电压比较器可以选择迟滞功能，迟滞功能使能后的图示如下：




图 21-3 VC 迟滞功能

21.6 VC 寄存器

基地址 0x40002400

寄存器	偏移地址	描述
VC_CR	0x010	VC0/1 配置寄存器0
VC0_CR	0x014	VC0 配置寄存器
VC1_CR	0x018	VC1 配置寄存器
VC0_OUT_CFG	0x01C	VC0 输出配置寄存器
VC1_OUT_CFG	0x020	VC1 输出配置寄存器
VC_INT	0x024	VC 中断寄存器

表 21-1 VC 寄存器

21.6.1 VC 配置寄存器 (VC_CR)

偏移地址 0x010

复位值 0x00000020

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VC1_HYS_SEL	VC1_BIAS_SEL	VC0_HYS_SEL	VC0_BIAS_SEL	VC_REF2P5_SEL	VC_DI_V_EN	VC_DIV									
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W							

位	标记	功能描述
31:16	Reserved	保留
15:14	VC1_HYS_SEL	VC1 迟滞选择: 00:没有迟滞 01:迟滞电压大约10mV 10:迟滞电压大约20mV 11:迟滞电压大约30mV
13:12	VC1_BIAS_SEL	VC1 功耗选择 (功耗越大, 响应速度越快) 00:300nA 01:1.2uA 10:10uA(需要电源电压不小于2.8V, 需要手动开启BGR) 11:20uA(需要电源电压不小于2.8V, 需要手动开启BGR) 注: BGR启动时间大约30us
11:9	VC0_HYS_SEL	VC0 迟滞选择: 00:没有迟滞 01:迟滞电压大约10mV 10:迟滞电压大约20mV 11:迟滞电压大约30mV
9:8	VC0_BIAS_SEL	VC0 功耗选择 (功耗越大, 响应速度越快) 00:300nA 01:1.2uA 10:10uA(需要电源电压不小于2.8V, 需要手动开启BGR) 11:20uA(需要电源电压不小于2.8V, 需要手动开启BGR) 注: BGR启动时间大约30us
7	VC_REF2P5_SEL	VC_DIV 参考电压Vref选择 0:VCC 1: ADC_CR0.SREF所选择的参考电压
6	VC_DIV_EN	6位 DAC 使能

		1: 使能
5:0	VC_DIV	6位 DAC 配置 000000: 1/64 Vref 000001:2/64 Vref 000010:3/64 Vref 000011:4/64 Vref ... 111110:63/64 Vref 111111: Vref

21.6.2 VC0 配置寄存器 (VC0_CR)

偏移地址 0x014

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IE	level	rising	falling	debounce_time		FLTEN		n_sel			p_sel			EN	
R/W	R/W	R/W	R/W	R/W		R/W		R/W			R/W			R/W	

位	标记	功能描述
31:16	Reserved	保留
15	IE	VC 中断使能 1: 使能; 0: 禁止
14	level	VC 输出信号高电平触发 INT flag
13	rising	VC 输出信号上升沿触发 INT flag
12	Falling	VC 输出信号下降沿触发 INT flag
11:9	debounce_time	VC 输出滤波时间配置 111: 滤波时间大约为28.8ms 110: 滤波时间大约为7.2ms 101: 滤波时间大约为1.8ms 100: 滤波时间大约为450us 011: 滤波时间大约为112us 010: 滤波时间大约为28us 001: 滤波时间大约为14us 000: 滤波时间大约为7us 注意: 滤波时间的配置只有在 FLTEN=1 时才有效。
8	FLTEN	1: 启动 VC 滤波 0: VC 无滤波
7:4	N_SEL	电压比较器 “-”端输入选择 0000: select channel 0 input P2.3 0001: select channel 1 input P2.5 0010: select channel 2 input P3.2 0011: select channel 3 input P3.3 0100: select channel 4 input P3.4 0101: select channel 5 input P3.5 0110: select channel 6 input P3.6 0111: select channel 7 input P0.1 1000: 电阻分压输出电压

		1001:内置温度传感器输出电压 1010:内部基准1.2V输出电压 1011:ADC模块的参考电压 1100:VCAP引脚的电压
3:1	P_SEL	电压比较器“+”端输入选择 000: select channel 0 input P2.3 001: select channel 1 input P2.5 010: select channel 2 input P3.2 011: select channel 3 input P3.3 100: select channel 4 input P3.4 101: select channel 5 input P3.5 110: select channel 6 input P3.6 111: select channel 7 input P0.1
0	EN	电压比较器使能 1: 使能电压比较器 0: 关闭电压比较器

21.6.3 VC1 配置寄存器 (VC1_CR)

偏移地址 0x018

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IE	level	rising	falling	debounce_time		FLTEN		n_sel				p_sel		EN	
R/W	R/W	R/W	R/W	R/W		R/W		R/W				R/W		R/W	

位	标记	功能描述
31:16	Reserved	保留
15	IE	VC 中断使能 1: 使能; 0: 禁止
14	level	VC 输出信号触发中断选择 1: 使能高电平触发 INT flag 0: 禁止高电平触发 INT flag
13	rising	VC 输出信号触发中断选择 1: 使能上升沿触发 INT flag 0: 禁止上升沿触发 INT flag
12	falling	VC 输出信号触发中断选择 1: 使能下降沿触发 INT flag 0: 禁止下降沿触发 INT flag
11:9	debounce_time	VC 输出滤波时间配置 111: 滤波时间大约为28.8ms 110: 滤波时间大约为7.2ms 101: 滤波时间大约为1.8ms 100: 滤波时间大约为450us 011: 滤波时间大约为112us 010: 滤波时间大约为28us 001: 滤波时间大约为14us 000: 滤波时间大约为7us 注意: 滤波时间的配置只有在 FLTEN=1 时才有效。
8	FLTEN	1: 启动 VC 滤波 0: VC 无滤波
7:4	N_SEL	电压比较器“-”端输入选择 0000: select channel 0 input P2.3 0001: select channel 1 input P2.5 0010: select channel 2 input P3.2

		0011: select channel 3 input P3.3 0100: select channel 4 input P3.4 0101: select channel 5 input P3.5 0110: select channel 6 input P3.6 0111: select channel 7 input P0.1 1000:电阻分压输出电压 1001:内置温度传感器输出电压 1010:内部基准1.2V输出电压 1011:ADC模块的参考电压 1100:VCAP引脚的电压
3:1	P_SEL	电压比较器“+”端输入选择 000: select channel 0 input P2.3 001: select channel 1 input P2.5 010: select channel 2 input P3.2 011: select channel 3 input P3.3 100: select channel 4 input P3.4 101: select channel 5 input P3.5 110: select channel 6 input P3.6 111: select channel 7 input P0.1
0	EN	电压比较器使能 1: 使能电压比较器 0: 关闭电压比较器

21.6.4 VC0 输出配置寄存器 (VC0_OUT_CFG)

偏移地址 0x01C

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
brake	TIM6	INV_T imer6	TIM5	INV_T imer5	TIM4	INV_T imer4	PCAE CI	PCAC AP0	INV_ PCA	Reserved		TIM2 G	TIM1 G	TIM0 G	INV_ Timer
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			R/W	R/W	R/W	R/W

位	标记	功能描述
31:16	Reserved	保留
15	brake	VC0 作为 Advanced Timer 刹车控制 1: 使能; 0: 禁止。
14	TIM6	VC0 filter 结果输出到 TIM6 捕获输入使能 1: 使能; 0: 禁止。
13	INV_TIM6	VC0 filter 结果输出到 TIM6 反向使能 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
12	TIM5	VC0 filter 结果输出到 TIM5 捕获输入使能 1: 使能; 0: 禁止。
11	INV_TIM5	VC0 filter 结果输出到 TIM5 反向使能 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
10	TIM4	VC0 filter 结果输出到 TIM4 捕获输入使能 1: 使能; 0: 禁止。
9	INV_TIM4	VC0 filter 结果输出到 TIM4 反向使能 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
8	PCAE CI	VC0 filter 结果输出到 PCA 外部时钟使能控制 1: 使能; 0: 禁止。
7	PCAC AP0	VC0 filter 结果输出到 PCA 捕获0使能控制 1: 使能; 0: 禁止。
6	INV_PCA	VC0 filter 结果输出负向到 PCA 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
5:4	Reserved	保留
3	TIM2G	VC0 filter 结果输出到 TIM2 GATE 使能控制 1: 使能; 0: 禁止。
2	TIM1G	VC0 filter 结果输出到 TIM1 GATE 使能控制 1: 使能; 0: 禁止。

1	TIM0G	VC0 filter 结果输出到 TIM0 GATE 使能控制 1: 使能; 0: 禁止。
0	INV_Timer	VC0 filter 结果输出负向到各 TIM0/1/2 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。

21.6.5 VC1 输出配置寄存器 (VC1_OUT_CFG)

偏移地址 0x020

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
brake	TIM6	INV_Timer6	TIM5	INV_Timer5	TIM4	INV_Timer4	PCA ECI	PCAC AP1	INV_PCA	Reserved		TIM2G	TIM1G	TIM0G	INV_Timer
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			R/W	R/W	R/W	R/W

位	标记	功能描述
31:16	Reserved	保留
15	brake	VC1 作为 Advanced Timer 刹车控制 1: 使能; 0: 禁止。
14	TIM6	VC1 filter 结果输出到 TIM6 捕获输入使能 1: 使能; 0: 禁止。
13	INV_TIM6	VC1 filter 结果输出到 TIM6 反向使能 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
12	TIM5	VC1 filter 结果输出到 TIM5 捕获输入使能 1: 使能; 0: 禁止。
11	INV_TIM5	VC1 filter 结果输出到 TIM5 反向使能 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
10	TIM4	VC1 filter 结果输出到 TIM4 捕获输入使能 1: 使能; 0: 禁止。
9	INV_TIM4	VC1 filter 结果输出到 TIM4 反向使能 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。
8	PCA ECI	VC1 filter 结果输出到 PCA 外部时钟使能控制 1: 使能; 0: 禁止。
7	PCAC AP1	VC1 filter 结果输出到 PCA 捕获1使能控制 1: 使能; 0: 禁止。
6	INV_PCA	VC1 filter 结果输出负向到 PCA 1: 使能反向; 0: 禁止反向, 输入与VC输出同向。
5:4	Reserved	保留
3	TIM2G	VC1 filter 结果输出到 TIM2 GATE 使能控制 1: 使能; 0: 禁止。
2	TIM1G	VC1 filter 结果输出到 TIM1 GATE 使能控制 1: 使能; 0: 禁止。

1	TIM0G	VC1 filter 结果输出到 TIM0 GATE 使能控制 1: 使能; 0: 禁止。
0	INV_Timer	VC1 filter 结果输出负向到各 TIM0/1/2 1: 使能反向; 0: 禁止反向, 输入与 VC 输出同向。

21.6.6 VC 中断寄存器 (VC_IFR)

偏移地址 0x024

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												VC1_ Filter	VC0_ Filter	VC1_ INTF	VC0_ INTF
												RO	RO	R/W	R/W

位	标记	功能描述
31:4	Reserved	保留
3	VC1_Filter	VC1 Filter 后的状态
2	VC0_Filter	VC0 Filter 后的状态
1	VC1_INTF	VC1 中断标志, 1发生 VC1 中断; 0未发生中断; 写0清除中断标志, 写1无效
0	VC0_INTF	VC0 中断标志, 1发生 VC0 中断; 0未发生中断; 写0清除中断标志, 写1无效

22 低电压检测器（LVD）

22.1 LVD 简介

LVD 可用于监测 VCC 及芯片引脚的电压。当被监测电压与 LVD 阈值的比较结果满足触发条件时，LVD 会产生中断或复位信号，用户可根据该信号执行一些紧急任务。

LVD 具有以下特性：

- 4 路监测源，VCC、P03、P23、P25；
- 16 阶阈值电压，灵活多用；
- 8 种触发条件，高电平、上升沿、下降沿组合；
- 2 种触发结果，复位、中断；
- 8 阶滤波配置，防止误触发；
- 具备迟滞功能，强力抗干扰。

22.2 LVD 框图




图 22-1 LVD 框图

22.3 数字滤波

如果芯片的工作环境恶劣，迟滞比较器的输出会出现噪声信号。使能数字滤波模块，则迟滞比较器的输出波形中脉宽小于 LVD_CR.Debounce_time 的噪声信号都可以被滤除。禁止数字滤波模块，则数字滤波模块的输入输出信号相同。使能数字滤波模块，滤波示意如下所示：




图 22-2 LVD 滤波输出

22.4 迟滞功能

LVD 内置的电压比较器具有迟滞功能，其输出信号会等到输入信号高于或低于阈值电压 20mV 后才发生翻转。迟滞功能可以增强芯片的抗干扰能力，如下图所示。




图 22-3 LVD 迟滞响应

22.5 配置示例

22.5.1 LVD 配置为低电压复位

在本模式下，监测电压低于阈值电压时复位 MCU。

配置方法如下所示：

Step1: 配置 LVD_CR.Source_sel，选择待监测的电压来源。

Step2: 配置 LVD_CR.VTDS，选择 LVD 的阈值电压。

Step3: 配置 LVD_CR.Debounce_time，选择 LVD 滤波时间。

Step4: 配置 LVD_CR.FLTEN，使能 LVD 滤波。

Step5: 设置 LVD_CR.HTEN 为 1，选择高电平触发 LVD 动作。

Step6: 设置 LVD_CR.ACT 为 1，选择 LVD 动作为复位。

Step7: 设置 LVD_CR.LVDEN 为 1，使能 LVD。

22.5.2 LVD 配置为电压变化中断

在本模式下，监测电压高于或低于阈值电压时产生中断。

配置方法如下所示：

Step1: 配置 LVD_CR.Source_sel，选择待监测的电压来源。

Step2: 配置 LVD_CR.VTDS，选择 LVD 的阈值电压。

Step3: 配置 LVD_CR.Debounce_time，选择 LVD 滤波时间。

Step4: 配置 LVD_CR.FLTEN，使能 LVD 滤波。

Step5: 设置 LVD_CR.RTEN 和 LVD_CR.FTEN 为 1，选择电平变化触发 LVD 动作。

Step6: 设置 LVD_CR.ACT 为 0，选择 LVD 动作为中断。

Step7: 设置 LVD_CR.IE 为 1，使能 LVD 中断。

Step8: 使能 NVIC 中断向量表中的 LVD 中断。

Step9: 设置 LVD_CR.LVDEN 为 1，使能 LVD。

Step10: 在中断服务程序中向 LVD_IFR 写入 0x00 以清除中断标志。

22.6 LVD 寄存器

基地址 0x40002400

寄存器	偏移地址	描述
LVD_CR	0x028	LVD 配置寄存器
LVD_IFR	0x02C	LVD 中断标志寄存器

表 22-1 LVD 寄存器

22.6.1 LVD 配置寄存器 (LVD_CR)

偏移地址 0x028

复位值 0x00000100

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IE	HTEN	RTEN	FTEN	Debounce_time			FLT EN	VTDS				Source_sel	ACT	LVD EN	
R/W	R/W	R/W	R/W	R/W			R/W	R/W				R/W	R/W	R/W	

位	标记	功能描述
31:16	Reserved	保留
15	IE	LVD中断使能 1: 使能; 0: 禁止。
14	HTEN	高电平触发使能 (被监测电压低于阈值电压) 1: 使能; 0: 禁止。
13	RTEN	上升沿触发使能 (被监测电压从高于阈值电压变为低于阈值电压) 1: 使能; 0: 禁止。
12	FTEN	下降沿触发使能 (被监测电压从低于阈值电压变为高于阈值电压) 1: 使能; 0: 禁止。
11:9	Debounce_time	数字滤波时间配置 111: 约29ms 110: 约7.3ms 101: 约1.8ms 100: 约480us

		011: 约130us 010: 约50us 001: 约40us 000: 约30us 注: 滤波时间仅在FLTEN为1时有效。
8	FLTEN	数字滤波功能配置 1: 使能数字滤波 0: 禁止数字滤波
7:4	VTDS	LVD 监测电压选择 1111: 3.3V 1110: 3.2V 1101: 3.1V 1100: 3.0V 1011: 2.9V 1010: 2.8V 1001: 2.7V 1000: 2.6V 0111: 2.5V 0110: 2.4V 0101: 2.3V 0100: 2.2V 0011: 2.1V 0010: 2.0V 0001: 1.9V 0000: 1.8V
3:2	Source_sel	LVD 监测来源选择 11: P2.5端口输入电压 10: P2.3端口输入电压 01: P0.3端口输入电压 00: VCC 电源电压
1	ACT	LVD触发动作选择 1: 系统复位 0: NVIC中断
0	LV DEN	LVD控制 1: 使能LVD 0: 禁止LVD

22.6.2 LVD 中断寄存器 (LVD_IFR)

偏移地址 0x02C

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														INTF	
														R/W	

位	标记	功能描述
31:1	Reserved	保留
0	INTF	LVD中断标志： 1：发生LVD中断； 0：未发生中断； 写0清除中断标志，写1无效。

23 模拟其它寄存器

基地址 0x40002400

寄存器	偏移地址	描述
BGR_option	0x078	BGR 控制寄存器

23.1 BGR 配置寄存器 (BGR_CR)

偏移地址 0x000

复位值 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														TS_ EN	BGR _EN
														R/W	R/W

位	标记	功能描述
31:2	Reserved	保留
1	TS_EN	内部温度传感器使能 1: 启动内部温度传感器 0: 禁用内部温度传感器 注意: TS 需要大约 20us 的启动时间才能稳定。
0	BGR_EN	BGR 使能控制 1: 使能 BGR 0: 禁止 BGR 注意: 1) PERI_CLKEN.ADC 为 1 时, 才可以操作此寄存器。 2) BGR 使能 20us 后, 才能输出稳定的高精度参考电压。BGR 稳定后才可以被其它模块使用, 故用户操作中应加入等待 BGR 稳定的步骤。 3) 当使用 ADC 时, 必须使能 BGR。 4) 当使用 VC 时, 需根据 VC 寄存器的配置决定是否使能 BGR。

24 SWD 调试接口

本系列使用 ARM Cortex-M0+内核，该内核具有硬件调试模块 SWD，支持复杂的调试操作。硬件调试模块允许内核在取指(指令断点)或访问数据(数据断点)时停止。内核停止时，内核的内部状态和系统的外部状态都可以在 IDE 中进行查询。完成查询后，内核和外设可以被复原，程序将继续执行。当 HC32L110 微控制器连接到调试器并开始调试时，调试器将使用内核的硬件调试模块进行调试操作。

注意：

- SWD 在 DeepSleep 模式下不能工作，请在 Active 和 Sleep 模式下进行调试操作。

24.1 SWD 调试附加功能

本产品使用了 ARM Cortex-M0+ CPU，该内核包含用于高级调试功能的硬件扩展，因此本产品所拥有的调试功能与 Cortex-M0+一致。调试扩展允许内核可以在取指（指令断点）或取访问数据（数据断点）时停止内核。内核停止时，可以查询内核的内部状态和系统的外部状态。查询完成后，将恢复内核和系统并恢复程序执行。

当调试主机与 MCU 相连并进行调试时，将使用调试功能。




图 24-1 调试支持框图

Cortex®-M0+ 内核中内置的调试功能是 ARM® CoreSight 设计套件的一部分。

ARM® Cortex®-M0+内核提供集成片上调试支持。它包括：

- SW-DP：串行线
- BPU：断点单元
- DWT：数据观察点触发

注：

- 有关 ARM® Cortex®-M0+ 内核支持的调试功能的详细信息，请参见 Cortex®-M0+ 技术参考手册。

24.2 ARM® 参考文档

- Cortex®-M0+技术参考手册 (TRM)
可从 www.infocenter.arm.com 获取。
- ARM® 调试接口 V5
- ARM® CoreSight 设计套件版本 r1p1 技术参考手册

24.3 调试端口引脚

24.3.1 SWD 端口引脚

本系列的 SWD 接口，需要用到 2 个引脚，如下表所示。

SWD 端口名称	调试功能	引脚分配
SWCLK	串行时钟	P31
SWDIO	串行数据输入/输出	P27

24.3.2 SW-DP 引脚分配

如果烧录程序时使能了【加密芯片】选项，则上电后 SWD 调试功能被禁止。如果烧录程序时没有使能【加密芯片】选项，则上电后 P27/P31 引脚均被初始化为可被调试器使用的专用引脚。用户可设置 SYSCTRL1.SWD_USE_IO 寄存器来禁止 SWD 引脚的调试功能，SWD 引脚将被释放以用作普通 GPIO。SWD 引脚的配置与功能小结如下表所示：

【加密芯片】选项	SWD_USE_IO 配置	P27/P31 功能
加密	0	NA
加密	1	GPIO
不加密	0	SWD
不加密	1	GPIO

24.3.3 SWD 引脚上的内部上拉

用户软件释放 SW I/O 后，GPIO 控制器便会控制这些引脚。GPIO 控制寄存器的复位状态会将 I/O 置于等效的状态：

- SWDIO：输入上拉
- SWCLK：输入上拉

由于内置上拉和下拉电阻，因此无需添加外部电阻。

24.4 SWD 端口

24.4.1 SWD 协议简介

此同步串行协议使用两个引脚：

- SWCLK：从主机到目标的时钟
- SWDIO：双向

利用该协议，可以同时读取和写入两组寄存器组（DPACC 寄存器组和 APACC 寄存器组）。传输数据时，LSB 在前。

对于 SWDIO 双向管理，必须在电路板上对线路进行上拉（ARM® 建议采用 100k）。这些上拉电阻可在内部配置。无需外部上拉电阻。

每次在协议中更改 SWDIO 的方向时，都会插入转换时间，此时线路即不受主机驱动也不受目标驱动。默认情况下，此转换时间为一位时间，但可以通过配置 SWCLK 频率来调整。

24.4.2 SWD 协议序列

每个序列包括三个阶段：

1. 主机发送的数据包请求（8 位）
2. 目标发送的确认响应（3 位）
3. 主机或目标发送的数据传输阶段（33 位）

位	名称	说明
0	启动	必须为1
1	APnDP	0： DP 访问； 1： AP 访问
2	RnW	0： 写请求； 1： 读请求
4:3	A[3:2]	DP 或 AP 寄存器的地址字段
5	奇偶校验	前面几位的单位奇偶校验
6	停止	0
7	驻留	不受主机驱动。由于存在上拉，因此必须由目标读为 1

有关 DPACC 和 APACC 寄存器的详细说明，请参见 Cortex®-M0+ TRM。

数据包请求后面始终为转换时间（默认 1 位），此时主机和目标都不会驱动。

位	名称	说明
0	ACK	001: FAULT 010: WAIT 100: OK

仅当发生 READ 事务或者接收到 WAIT 或 FAULT 确认时，ACK 响应后才必须是转换时间。

位	名称	说明
0:31	WDATA 或 RDATA	写入或读取数据
32	奇偶校验	32 个数据位的单奇偶校验

仅当发生 READ 事务时，DATA 传输后才必须是转换时间。

24.4.3 SW-DP 状态机（复位、空闲状态、ID 代码）

SW-DP 的状态机有一个用于标识 SW-DP 的内部 ID 代码。该代码符合 JEP-106 标准。此 ID 代码是默认的 ARM® 代码，设置为 **0x0BB11477**（相当于 Cortex®-M0+）。
注意：

- 在目标读取此 ID 代码前，SW-DP 状态机是不工作的。
- 在上电复位后或者线路处于高电平超过 50 个周期后，SW-DP 状态机处于复位状态。
- 如果在复位状态后线路处于低电平至少两个周期，SW-DP 状态机处于空闲状态。
- 复位状态后，该状态机必须首先进入空闲状态，然后对 DP-SW ID CODE 寄存器执行读访问。否则，目标将在另一个事务上发出 FAULT 确认响应。

有关 SW-DP 状态机的更多详细信息，请参见 *Cortex®-M0+ TRM* 和 *CoreSight 设计套件 r1p0TRM*。

24.4.4 DP 和 AP 读/写访问

- 不延迟对 DP 的读访问：可以立即发送目标响应（如果 ACK=OK），也可以延迟发送目标响应（如果 ACK=WAIT）。
- 延迟对 AP 的读访问。这意味着会在下次传输时返回访问结果。如果要执行的下次访问不是 AP 访问，则必须读取 DP-RDBUFF 寄存器来获取结果。

- 每次进行 AP 读访问或 RDBUFF 读请求时都会更新 DP-CTRL/STAT 寄存器的 READOK 标志，以便了解 AP 读访问是否成功。
- SW-DP 有写缓冲区（用于 DP 或 AP 写入），这样即使在其它操作仍未完成时，也可以接受写入操作。如果写缓冲区已满，则目标确认响应为 WAIT。但 IDCODE 读取、CTRL/STAT 读取或 ABORT 写入除外，这几项操作在写缓冲区已满时也会被接受。
- 由于存在异步时钟域 SWCLK 和 HCLK，因此写操作后（奇偶校验位后）还需要两个额外的 SWCLK 周期，以使写入操作在内部生效。应在将线路驱动为低电平时（空闲状态）应用这些周期。

在写 CTRL/STAT 寄存器以提出一个上电请求时，这一点特别重要。否则下一个操作（在内核上电后才有效的操作）会立即执行，这将导致失败。

24.4.5 SW-DP 寄存器

当 APnDP=0 时能够访问这些寄存器：

A[3:2]	RW	SELECT 寄存器的 CTRLSEL 位	寄存器	注释
00	读取		IDCODE	制造商代码设置为 Cortex [®] -M0+ 的默认 ARM [®] 代码。 0x0BB11477 （标识 SW-DP）
00	写		ABORT	
01	读/写	0	DP-CTRL/STAT	目的： – 请求系统或调试上电 – 配置 AP 访问的传输操作 – 控制比较和验证操作 – 读取一些状态标志（上溢和上电确认）
01	读/写	1	WIRE CONTROL	用于配置物理串行端口协议（如转换时间的 持续时间）
10	读取		READ RESEND	允许从已损坏的调试软件传输中恢复读取数据，无需重复执行原始 AP 传输。
10	写		SELECT	用于选择当前访问端口和活动的 4 字寄存器 窗口
11	读/写		READ BUFFER	由于已发出 AP 访问，因此该读缓冲区非常有用（在执行下个 AP 事务时提供读取 AP 请求 的结果）。此读取缓冲区捕获 AP 中的数据，显示为

前一次读取的结果，无需启动新操作。

24.4.6 SW-AP 寄存器

当 APnDP=1 时能够访问这些寄存器：

有多个 AP 寄存器，这些寄存器按以下组合进行寻址：

- 移位值 A[3:2]
- DP SELECT 寄存器的当前值

地址	A[3:2] 值	说明
0x0	00	保留，必须保持复位值。
0x4	01	DP CTRL/STAT 寄存器。用于： – 请求系统或调试上电 – 配置 AP 访问的传输操作 – 控制比较和验证操作 – 读取一些状态标志（上溢和上电确认）
0x8	10	DP SELECT 寄存器：用于选择当前访问端口和活动的 4 字寄存器窗口。 – 位 31:24：APSEL：选择当前 AP (select the current AP) – 位 23:8：保留 – 位 7:4：APBANKSEL：在当前 AP 上选择活动的 4 字寄存器窗口 – 位 3:0：保留
0xC	11	DP RDBUFF 寄存器：用于通过调试器在执行一系列操作后获取最后结果

24.5 内核调试

通过内核调试寄存器调试内核。通过调试访问端口调试访问这些寄存器。它由四个寄存器组成：

寄存器	说明
DHCSR	32 位调试停止控制和状态寄存器 此寄存器提供有关处理器状态的信息，能够使内核进入调试停止状态并提供处理器步进功能。
DCRSR	17 位调试内核寄存器选择器寄存器： 此寄存器选择需要进行读写操作的处理器寄存器。
DCRDR	32 位调试内核寄存器数据寄存器： 此寄存器保存在寄存器与 DCRSR（选择器）寄存器选择的处理器之间读取和写入的数据。
DEMCR	32 位调试异常和监视控制寄存器： 此寄存器提供向量捕获和调试监视控制。

这些寄存器在系统复位时不复位。它们只能通过上电复位来复位。有关更多详细信息，请参见 Cortex®-M0+ TRM。

为了在复位后立即使内核进入调试停止状态，必须：

- 使能调试和异常监视控制寄存器的位 0 (VC_CORRESET)
- 使能调试停止控制和状态寄存器的位 0 (C_DEBUGEN)

24.6 BPU（断点单元）

Cortex®-M0+ BPU 实现提供四个断点寄存器。

24.6.1 BPU 功能

处理器断点实现了基于 PC 的断点功能。

有关 BPU CoreSight 标识寄存器及其地址和访问类型的更多信息，请参见 ARMv6-M ARM®和 ARM® CoreSight 组件技术参考手册。

24.7 DWT（数据观察点）

Cortex®-M0+ DWT 实现提供了两个观察点寄存器组。

24.7.1 DWT 功能

处理器观察点实现了数据地址和基于 PC 的观察点功能（即 PC 采样寄存器），并支持比较器地址掩码，如 ARMv6-M ARM® 中所述。

24.7.2 DWT 程序计数器采样寄存器

实现数据观察点单元的处理器还实现了 ARMv6-M 可选 DWT 程序计数器采样寄存器(DWT_PCSR)。此寄存器允许调试程序定期采样 PC，无需停止处理器。这可提供粗略分析。有关更多信息，请参见 ARMv6-M ARM®。

Cortex®-M0+ DWT_PCSR 记录通过条件代码和指令以及未通过条件代码的指令。

24.8 MCU 调试组件 (DBG)

MCU 调试组件帮助调试器为以下各项提供支持：

- 低功耗模式
- 断点期间的定时器、看门狗的时钟控制

24.8.1 对低功耗模式的调试支持

要进入低功耗模式，必须执行指令 WFI 或 WFE。

MCU 支持多个低功耗模式，这些模式可以禁止 CPU 时钟或降低 CPU 功耗。

内核不允许在调试会话期间关闭 FCLK 或 HCLK。由于调试期间需要使用它们进行调试连接，因此其必须保持激活状态。MCU 集成了特殊方法，允许用户在低功耗模式下调试软件。

24.8.2 对定时器、看门狗的调试支持

断点期间，必须选择定时器和看门狗的计数器的行为方式：

- 在产生断点时，计数器继续计数。例如，当 PWM 控制电机时，通常需要这种方式。
- 在产生断点时，计数器停止计数。用于看门狗时需要这种方式。

24.9 调试模式模块工作状态控制 (DEBUG_ACTIVE)

复位值 0x00000FFF(仅在 SWD 调试模式下, 此寄存器设置才起作用)


偏移地址: 0x038

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						RTC	WDT	PCA	TIM6	TIM5	TIM4	LPTIM	TIM2	TIM1	TIM0
						RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

位	标记	功能描述
31:10	Reserved	保留
9	RTC	调试时, RTC 计数功能配置 1: 在 SWD 调试界面下, 暂停 RTC 计数功能 0: 在 SWD 调试界面下, RTC 正常计数功能
8	WDT	调试时, WDT 计数功能配置 1: 在 SWD 调试界面下, 暂停 WDT 计数功能 0: 在 SWD 调试界面下, WDT 正常计数功能
7	PCA	调试时, PCA 计数功能配置 1: 在 SWD 调试界面下, 暂停 PCA 计数功能 0: 在 SWD 调试界面下, PCA 正常计数功能
6	TIM6	调试时, Timer6 计数功能配置 1: 在 SWD 调试界面下, 暂停 Timer 计数功能 0: 在 SWD 调试界面下, Timer 正常计数功能
5	TIM5	调试时, Timer5 计数功能配置 1: 在 SWD 调试界面下, 暂停 Timer 计数功能 0: 在 SWD 调试界面下, Timer 正常计数功能
4	TIM4	调试时, Timer4 计数功能配置 1: 在 SWD 调试界面下, 暂停 Timer 计数功能 0: 在 SWD 调试界面下, Timer 正常计数功能
3	LPTIM	调试时, LpTimer 计数功能配置 1: 在 SWD 调试界面下, 暂停 Timer 计数功能 0: 在 SWD 调试界面下, Timer 正常计数功能
2	TIM2	调试时, Timer2 计数功能配置 1: 在 SWD 调试界面下, 暂停 Timer 计数功能 0: 在 SWD 调试界面下, Timer 正常计数功能
1	TIM1	调试时, Timer1 计数功能配置 1: 在 SWD 调试界面下, 暂停 Timer 计数功能 0: 在 SWD 调试界面下, Timer 正常计数功能

0	TIM0	调试时， Timer0 计数功能配置 1: 在 SWD 调试界面下， 暂停 Timer 计数功能 0: 在 SWD 调试界面下， Timer 正常计数功能
---	------	---

25 典型应用电路图



注意：

- 每组电源都需要一个去耦电容，去耦电容尽量靠近相应电源管脚。

26 电气特性

26.1 测试条件

除非特别说明，所有的电压都以 VSS 为基准。

26.1.1 最小和最大数值

除非特别说明，在生产线上通过对 100%的产品在环境温度 $T_A=25^{\circ}\text{C}$ 和 $T_A=T_{Amax}$ 下执行的测试(T_{Amax} 与选定的温度范围匹配)，所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据，不会在生产线上进行测试；在综合评估的基础上，最小和最大数值是通过样本测试后，取其平均值再加减三倍的标准分布(平均 $\pm 3\Sigma$)得到。

26.1.2 典型数值

除非特别说明，典型数据是基于 $T_A=25^{\circ}\text{C}$ 和 $V_{CC}=3.3\text{V}(1.8\text{V} \leq V_{CC} \leq 5.5\text{V})$ 电压范围)。这些数据仅用于设计指导而未经测试。

典型的 ADC 精度数值是通过对一个标准的批次采样，在所有温度范围下测试得到，95%产品的误差小于等于给出的数值(平均 $\pm 2\Sigma$)。

26.2 绝对最大额定值

加在器件上的载荷如果超过“绝对最大额定值”列表中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味着在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

符号	描述	最小值	最大值	单位
VCC - VSS	外部主供电电压(包含AVCC和DVCC) ⁽¹⁾	-0.3	5.5	V
V _{IN}	在其它引脚上的输入电压 ⁽²⁾	VSS-0.3	VCC + 0.3	V
ΔVCC _x	不同供电引脚之间的电压差		50	mV
VSS _x - VSS	不同接地引脚之间的电压差		50	mV
V _{ESD} (HBM)	ESD静电放电电压(人体模型)	参考绝对最大值电气参数		V

表 26-1 电压特性

- 所有的电源(DVCC,AVCC)和地(DVSS,AVSS)引脚必须始终连接到外部允许范围内的供电系统上。
- I_{INJ(PIN)}绝对不可以超过它的极限，即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值，也要保证在外部限制 I_{INJ(PIN)}不超过其最大值。当 V_{IN}>V_{CC} 时，有一个正向注入电流；当 V_{IN}<V_{SS} 时，有一个反向注入电流。

符号	描述	最大值 ⁽¹⁾	单位
I _{VCC}	经过DVCC/AVCC电源线的总电流(供应电流) ⁽¹⁾	300	mA
I _{VSS}	经过VSS地线的总电流(流出电流) ⁽¹⁾	300	mA
I _{IO}	任意I/O和控制引脚上的输出灌电流	25	mA
	任意I/O和控制引脚上的输出电流	-25	mA
I _{INJ(PIN)} ⁽²⁾⁽³⁾	RESETB引脚的注入电流	+/-5	mA
	XTH的XTHI引脚和XTLI的XTLI引脚的注入电流	+/-5	mA
	其他引脚的注入电流 ⁽⁴⁾	+/-5	mA
ΣI _{INJ(PIN)} ⁽²⁾	所有I/O和控制引脚上的总注入电流 ⁽⁴⁾	+/-25	mA

表 26-2 电流特性

- 所有的电源(DVCC,AVCC)和地(DVSS,AVSS)引脚必须始终连接到外部允许范围内的供电系统上。
- I_{INJ(PIN)}绝对不可以超过它的极限，即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值，也要保证在外部限制 I_{INJ(PIN)}不超过其最大值。当 V_{IN}>V_{CC} 时，有一个正向注入电流；当 V_{IN}<V_{SS} 时，有一个反向注入电流。
- 反向注入电流会干扰器件的模拟性能。
- 当几个 I/O 口同时有注入电流时，ΣI_{INJ(PIN)}的最大值为正向注入电流与反向注入电流的即时绝

对值之和。该结果基于在器件 4 个 I/O 端口上 $\sum I_{INJ(PIN)}$ 最大值的特性。

符号	描述	数值	单位
T _{STG}	储存温度范围	-60 ~ + 150	°C
T _O	工作温度范围	-40 ~ 105	°C

表 26-3 温度特性

26.3 工作条件

26.3.1 通用工作条件

符号	参数	条件	最小值	最大值	单位
fHCLK	内部AHB时钟频率		0	48	MHz
fPCLK	内部APB时钟频率		0	48	MHz
DVCC	数字部分工作电压		1.8	5.5	V
AVCC ⁽¹⁾	模拟部分工作电压	必须与DVCC ⁽²⁾ 相同	1.8	5.5	V
T _A	环境温度	最大功率消耗	-40	85	°C
		低功率消耗	-40	105	°C

表 26-4 通用工作条件

1. 当使用 ADC 时，参见 ADC 电气参数。
2. 建议使用相同的电源为 DVCC 和 AVCC 供电，在上电和正常操作期间，DVCC 和 AVCC 之间最多允许有 300mV 的差别。

26.3.2 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
tV _{CC}	VCC上升速率		0	5	V/us
tV _{CC}	VCC下降速率		0	5	V/us

表 26-5 上电和掉电的工作条件

26.3.3 内嵌复位和 LVD 模块特性




图 26-1 POR/Brown Out 示意图

1. 设计保证，不在生产中测试。

符号	参数	条件	最小值	典型值	最大值	单位
Vpor	POR 释放电压（上电过程）		1.45	1.50	1.65	V
	BOR 检测电压（掉电过程）					

表 26-6 POR/Brown Out

符号	参数	条件	最小值	典型值	最大值	单位
Vex	外部输入电压范围		0		VCC	V
Vlevel	检测阈值	LVD_CR.VTDS=0000 LVD_CR.VTDS =0001 LVD_CR.VTDS =0010 LVD_CR.VTDS =0011 LVD_CR.VTDS =0100 LVD_CR.VTDS=0101 LVD_CR.VTDS=0110 LVD_CR.VTDS=0111 LVD_CR.VTDS=1000 LVD_CR.VTDS=1001 LVD_CR.VTDS=1010 LVD_CR.VTDS=1011 LVD_CR.VTDS=1100 LVD_CR.VTDS=1101 LVD_CR.VTDS=1110 LVD_CR.VTDS=1111		1.8 1.9 2.0 2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 3.0 3.1 3.2 3.3		V
Icomp	功耗			0.12		uA
Tresponse	响应时间			80		us
Tsetup	建立时间			400		us
Vhyste	迟滞电压			40		mV
Tfilter	滤波时间	LVD_debounce = 000 LVD_debounce = 001 LVD_debounce = 010 LVD_debounce = 011 LVD_debounce = 100 LVD_debounce = 101 LVD_debounce = 110 LVD_debounce = 111		7 14 28 112 450 1800 7200 28800		us

表 26-7 LVD 模块特性

26.3.4 内置的参考电压

符号	参数	条件	最小值	典型值	最大值	单位
VREF25	Internal 2.5V Reference Voltage	常温25°C 3.3V	2.475	2.5	2.525	V
		-40~85°C; 2.8~5.5V	2.463	2.5	2.525	V ^[1]
		-40~105°C; 2.8~5.5V	2.431	2.5	2.525	V ^[1]
VREF15	Internal 1.5V Reference Voltage	常温25°C 3.3V	1.485	1.5	1.515	V
		-40~85°C; 1.8~5.5V	1.477	1.5	1.519	V ^[1]
		-40~105°C; 1.8~5.5V	1.477	1.5	1.519	V ^[1]
TCoeff	Internal 2.5V 1.5V temperature coefficient	-40 ~ 85°C			120	ppm/°C
		-40~105°C			190	ppm/°C

1. 数据基于考核结果，不在生产中测试。

26.3.5 工作电流特性

电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

微控制器处于下列条件：

- 所有的 I/O 引脚都处于输入模式，并连接到一个静态电平上——VCC 或 VSS(无负载)。
- 所有的外设都处于关闭状态，除非特别说明。
- 闪存存储器的访问时间调整到 fHCLK 的频率(0~24MHz 时为 0 个等待周期，24~48MHz 时为 1 个等待周期)。
- 当开启外设时：fPCLK = fHCLK。

Symbol	Parameter	Conditions			Typ ⁽¹⁾	Max ⁽²⁾	Max ⁽³⁾	Unit
I _{DD} (Run in RAM)	All peripherals clock OFF, Run While(1) in RAM.	VCAP=1.55V V _{DD} =3.3V	RCH clock source	4M	220			uA
				8M	400			
				16M	740			
				24M	1080			
I _{DD} (Run CoreMark)	All peripherals clock OFF, Run CoreMark in Flash.	VCAP=1.55V V _{DD} =3.3V	RCH clock source	4M	670			uA
				8M	1300			
				16M	2380			
				24M	3410			

Symbol	Parameter	Conditions			Typ ⁽¹⁾	Max ⁽²⁾	Max ⁽³⁾	Unit
I _{DD} (Run mode)	All peripherals clock ON, Run while(1) in Flash	VCAP=1.55V V _{DD} =1.8-5.5V	RCH clock source	4M	700	970	980	uA
				8M	1350	1770	1790	
				16M	2500	3310	3330	
				24M	3600	4740	4770	
	All peripheral clock OFF, Run while(1) in Flash	VCAP=1.55V V _{DD} =1.8-5.5V	RCH clock source	4M	550	830	840	
				8M	1050	1440	1460	
				16M	1900	2650	2660	
				24M	2700	3640	3730	
I _{DD} (Sleep mode)	All peripheral clock ON	VCAP=1.55V V _{DD} =1.8-5.5V	RCH clock source	4M	260	310	320	uA
				8M	500	580	590	
				16M	950	1070	1090	
				24M	1400	1570	1620	
	All peripheral clock OFF	VCAP=1.55V V _{DD} =1.8-5.5V	RCH clock source	4M	110	140	150	
				8M	190	240	250	
				16M	330	400	410	
				24M	470	560	580	
I _{DD} (DeepSleep mode)	All peripherals clock OFF except WDT	VCAP=1.55V V _{DD} =1.8-5.5V		TA = −40~25°C	1.32	1.5		uA
				TA = 50°C	1.65	2.0		
				TA = 85°C	3.41	4.1		
				TA = 105°C	5.12	5.8		
	All peripherals clock OFF	VCAP=1.55V V _{DD} =1.8-5.5V		TA = −40~25°C	0.46	0.7		
				TA = 50°C	0.83	1.1		
				TA = 85°C	2.42	3.0		
				TA = 105°C	4.13	5.0		

1. 若没有其他指定条件，该 Typ 的值是在 25 °C & VCC = 3.3V 测得。
2. 若没有其他指定条件，该 Max 的值是 VCC = 1.8-5.5 & Temperature = N40 - 85 °C 范围内的最大值。
3. 若没有其他指定条件，该 Max 的值是 VCC = 1.8-5.5 & Temperature = N40 - 105 °C 范围内的最大值。
4. 数据基于考核结果，不在生产中测试。

表 26-8 工作电流特性

26.3.6 从低功耗模式唤醒的时间

唤醒时间是在 RCH 振荡器的唤醒阶段测量得到。唤醒时使用的时钟源依当前的操作模式而定：

- 休眠模式：时钟源是 RCH 振荡器
- 深度休眠模式：时钟源是进入深度休眠时所使用的时钟是 RCH 振荡器

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
Twu	休眠模式唤醒时间			1.8		μs
	深度休眠唤醒时间	FMCLK = 4MHz		9.0		μs
		FMCLK = 8MHz		6.0		μs
		FMCLK = 16MHz		5.0		μs
		FMCLK = 24MHz		4.0		μs

1. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。

26.3.7 外部时钟源特性

外部输入高速时钟

符号	参数	条件	最小值	典型值	最大值	单位
fXTH_ext	用户外部时钟频率 ⁽¹⁾		0	8	32	MHz
VXTHH	输入引脚高电平电压		0.7VCC		VCC	V
VXTHL	输入引脚低电平电压		VSS		0.3VCC	V
Tr(XTH)	上升的时间 ⁽¹⁾				20	ns
Tf(XTH)	下降的时间 ⁽¹⁾				20	ns
Tw(XTH)	输入高或低的时间 ⁽¹⁾		16			ns
Cin(XTH)	输入容抗 ⁽¹⁾			5		pF
Duty	占空比		40		60	%
IL	输入漏电流				±1	μA

1. 由设计保证，不在生产中测试。

高速外部时钟 XTH

高速外部时钟(XTH)可以使用一个 4~32MHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

外部 XTH 晶振⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
F _{CLK}	振荡频率		4		32	MHz
ESR _{CLK}	支持的晶振ESR范围	32M		30	60	Ohm
		4M		400	1500	Ohm
C _{LX} ⁽³⁾	负载电容	按晶体制造商要求进行配置。				
Duty	占空比		40	50	60	%
I _{dd} ⁽⁴⁾	电流	32M Xtal, CL=12pF, ESR=30ohm		600		uA
T _{start} ⁽⁵⁾	启动时间	32MHz @ XTH_CR.Driver=1111		400		us
		4MHz @ XTH_CR.Driver=0011		2		ms

1. 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

2. 由综合评估得出，不在生产中测试。
3. C_{LX} 指 XTAL 的两个管脚的负载电容，用户**必须**按晶体制造商的要求选择该电容的容值。


如果晶体制造商给出了**负载电容的容值**，则匹配电容的容值应为晶体制造商所给出的负载电容容值的两倍。

如果晶体制造商给出了**匹配电容的容值**，则直接使用晶体制造商所给出的匹配电容的容值即可。

例：晶体制造商给出晶体的**负载电容**为 8pF 时，匹配电容的容值应为 16pF。考虑 PCB 与 MCU 引脚之间的分布电容，建议选择容值为 15pF 或 12pF 的匹配电容。

晶体制造商给出晶体的**匹配电容**为 12pF 时，匹配电容的容值应为 12pF。考虑 PCB 与 MCU 引脚之间的分布电容，建议选择容值为 10pF 或 8pF 的匹配电容。

4. 电流跟随频率变化而变化，测试条件：XTH_CR.Driver=1110
5. T_{start} 是启动时间，是从软件使能 XTH 开始测量，直至得到稳定的 32MHz/4MHz 振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商和型号的不同而变化较大。



注意：

- 晶体的匹配电容**必须**按照晶体制造商的技术手册的要求进行配置。

如果晶体制造商给出了**负载电容的容值**，则匹配电容的容值应为晶体制造商所给出的负载电容容值的两倍。

如果晶体制造商给出了**匹配电容的容值**，则直接使用晶体制造商所给出的匹配电容的容值即可。

26.3.8 内部时钟源特性

内部 RCH 振荡器

Symbol	Papameter	Conditions	Min	Typ	Max	Unit
Dev	RCH振荡器精度	User trimming step for given VCC and TA conditions		0.25		%
		VCC = 1.8 ~ 5.5V T _{AMB} = -40 ~ 85°C	-2.5		+2.5	%
		VCC = 1.8 ~ 5.5V T _{AMB} = -20 ~ 50°C	-2.0		+2.0	%
F _{CLK}	振荡频率		4.0	4.0 8.0 16.0 22.12 24.0	24.0	MHz
I _{CLK}	功耗	F _{MCLK} = 4MHz		80		μA
		F _{MCLK} = 8MHz		100		μA
		F _{MCLK} = 16MHz		120		μA
		F _{MCLK} = 24MHz		140		μA
DC _{CLK}	占空比 ⁽¹⁾		45	50	55	%

1. 由综合评估得出，不在生产中测试。

内部 RCL 振荡器

Symbol	Papameter	Conditions	Min	Typ	Max	Unit
Dev	RCL振荡器精度	User trimming step for given VCC and TA conditions		0.5		%
		VCC = 1.8V ~ 5.5V T _{AMB} = -40°C ~ 85°C	-2.0		+2.0	%
		VCC = 1.8V ~ 5.5V T _{AMB} = -20°C ~ 50°C	-1.5		+1.5	%
F _{CLK}	振荡频率			38.4 32.768		KHz
T _{CLK}	启动时间			150		us
DC _{CLK}	占空比 ⁽¹⁾		25	50	75	%
I _{CLK}	功耗			0.25		μA

1. 由综合评估得出，不在生产中测试。

26.3.9 存储器特性

符号	参数	条件	最小值	典型值	最大值	单位
ECFLASH	擦写次数	Regulator voltage=1.5V, T _{AMB} = 25°C	20K			cycles
RETFLASH	数据保存期限	T _{AMB} = 85°C	20			Years
		T _{AMB} = 105°C	10			Years
		常温	100			Years
Tw_prog	编程时间		6		7.5	µs
Tp_erase	页擦除时间		4		5	ms
Tm_erase	整片擦除时间		30		40	ms

26.3.10 EFT 特性

芯片复位可以使系统恢复正常操作。

符号	级别/类型
EFT to IO (IEC61000-4-4)	2KV Class:4
EFT to Power (IEC61000-4-4)	4KV Class:4

软件建议

软件的流程中必须包含程序跑飞的控制，如：

- 被破坏的程序计数器
- 意外的复位
- 关键数据被破坏(控制寄存器等.....)

在进行 ESD 测试时，可以把超出应用要求的电压直接施加在芯片上，当检测到意外动作的地方，软件部分需要加强以防止发生不可恢复的错。

26.3.11 ESD 特性

使用特定的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

符号	参数	条件	最小值	典型值	最大值	单位
VESD _{HBM}	ESD @ Human Body Mode			4		KV
VESD _{CDM}	ESD @ Charge Device Mode			1		KV
VESD _{MM}	ESD @ machine Mode			200		V
I _{latchup}	Latch up current			200		mA

26.3.12 端口特性

输出特性——端口

Symbol	Parameter	Conditions	Min	Max	Unit
V _{OH}	High level output voltage Source Current	Sourcing 4 mA, VCC = 3.3 V (see Note 1)	VCC-0.25		V
		Sourcing 6 mA, VCC = 3.3 V (see Note 2)	VCC-0.6		V
V _{OL}	Low level output voltage Sink Current	Sinking 4 mA, VCC = 3.3 V (see Note 1)		VSS+0.25	V
		Sinking 6 mA, VCC = 3.3 V (see Note 2)		VSS+0.6	V
V _{OHD}	High level output voltage Double source Current	Sourcing 8 mA, VCC = 3.3 V (see Note 1)	VCC-0.25		V
		Sourcing 12 mA, VCC = 3.3V (see Note 2)	VCC-0.6		V
V _{OLD}	Low level output voltage Double Sink Current	Sinking 8 mA, VCC = 3.3 V (see Note 1)		VSS+0.25	V
		Sinking 12 mA, VCC = 3.3 V (see Note 2)		VSS+0.6	V

表 26-9 端口输出特性

NOTES:

1. The maximum total current, IOH(max) and IOL(max), for all outputs combined, should not exceed 40 mA to satisfy the maximum specified voltage drop.
2. The maximum total current, IOH(max) and IOL(max), for all outputs combined, should not exceed 100 mA to satisfy the maximum specified voltage drop.




图 26-2 输出端口 VOH/VOL 实测曲线

输入特性——端口 P0,P1,P2,P3, RESET

符号	参数	条件	最小值	典型值	最大值	单位
V_{IH}	Positive-going input threshold voltage	VCC=1.8V	1			V
		VCC=3.3V	1.75			V
		VCC=5.5V	2.8			V
V_{IL}	Negative-going input threshold voltage	VCC=1.8V			0.8	V
		VCC=3.3V			1.5	V
		VCC=5.5V			2.4	V
$V_{hys(1)}$	Input voltage hysteresis	VCC=1.8V		0.3		V

	$(V_{IH} - V_{IL})$	VCC=3.3V		0.4		V
		VCC=5.5V		0.6		V
$R_{pullhigh}$	Pullup resistor	Pullup enabled VCC=3.3V		80		K Ω
$R_{pulllow}$	Pulldown resistor	Pulldown enabled VCC=3.3V		40		K Ω
C_{input}	Input capacitance			5		pf

1. 由综合评估得出，不在生产中测试。

端口外部输入采样要求——Timer Gate/Timer Clock

Symbol	Parameter	Conditions	VCC	Min	Max	Unit
t(int)	External interrupt timing	External trigger signal for the interrupt flag (see Note 1)	1.8V	30		ns
			3.3V	30		ns
			5.5V	30		ns
t(cap)	Timer capture timing	Timer4/5/6 capture pulse width Fsystem = 4MHz	1.8V	0.5		us
			3.3V	0.5		us
			5.5V	0.5		us
t(clk)	Timer clock frequency applied to pin	Timer0/1/2/4/5/6 external clock input Fsystem = 4MHz	1.8V		PCLK/2	MHz
			3.3V		PCLK/2	MHz
			5.5V		PCLK/2	MHz
t(pca)	PCA clock frequency applied to pin	PCA external clock input Fsystem = 4MHz	1.8V		PCLK/8	MHz
			3.3V		PCLK/8	MHz
			5.5V		PCLK/8	MHz

NOTE:

1. The external signal sets the interrupt flag every time the minimum t(int) parameters are met. It may be set even with trigger signals shorter than t(int).

端口漏电特性——P0,P1,P2,P3

Symbol	Parameter	Conditions	VCC	Max	Unit
I _{lkg} (Px.y)	Leakage current	V _(Px.y) (see Note 1,2)	1.8 V/3.6 V	±50	nA

NOTES:

1. The leakage current is measured with VSS or VCC applied to the corresponding pin(s), unless otherwise noted.
2. The port pin must be selected as input.

26.3.13 RESETB 引脚特性

RESETB 引脚输入驱动使用 CMOS 工艺，它连接了一个不能断开的上拉电阻。

符号	参数	条件	最小值	典型值	最大值	单位
VIL(RESETB) ⁽¹⁾	输入低电平电压		-0.3		0.8	
VIH(RESETB)	输入高电平电压		0.8*VCC		VCC+0.5	
Vhys(RESETB)	施密特触发器电压迟滞			200		mV
RPU	弱上拉等效电阻	VIN = VSS		80		KΩ
VF(RESETB) ⁽¹⁾	输入滤波脉冲				100	ns
VNF(RESETB)	输入非滤波脉冲		300			ns


1. 由设计保证，不在生产中测试。

26.3.14 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{ADCIN}	Input voltage range	Single ended	0		V _{ADCREFIN}	V
V _{ADCREFIN}	Input range of external reference voltage	Single ended	0		AVCC	V
I _{ADC1}	Active current including reference generator and buffer	200Ksps		2		mA
I _{ADC2}	Active current without reference generator and buffer	1Msps		0.5		mA
C _{ADCIN}	ADC input capacitance			16	19.2	pF
R _{ADC} ⁽¹⁾	ADC sampling switch impedance			1.5		KΩ
R _{AIN} ⁽¹⁾	ADC external input resistor ⁽²⁾				100	KΩ
F _{ADCCLK}	ADC clock Frequency				24M	Hz
T _{ADCSTART}	Startup time of reference generator and ADC core			30		ms
T _{ADCCONV}	Conversion time		20	24	28	cycles
ENOB	Effective Bits	1Msps@VCC>=2.7V 500Ksps@VCC>=2.4V 200Ksps@VCC>=1.8V REF=EXREF		10.3		Bit

		1Msps@VCC>=2.7V 500Ksps@VCC>=2.4V 200Ksps@VCC>=1.8V REF=VCC		10.3		Bit
		200Ksps@VCC>=1.8V REF=internal 1.5V		9.4		Bit
		200Ksps@VCC>=2.8V REF=internal 2.5V		9.4		Bit
SNR	Signal to Noise Ratio	1Msps@VCC>=2.7V 500Ksps@VCC>=2.4V 200Ksps@VCC>=1.8V REF=EXREF		68.2		dB
		1Msps@VCC>=2.7V 500Ksps@VCC>=2.4V 200Ksps@VCC>=1.8V REF=VCC		68.2		dB
		200Ksps@VCC>=1.8V REF=internal 1.5V		60		dB
		200Ksps@VCC>=2.8V REF=internal 2.5V		60		dB
DNL ⁽¹⁾	Differential non-linearity	200Ksps; VREF=EXREF/AVCC	-1		1	LSB
INL ⁽¹⁾	Integral non-linearity	200Ksps; VREF=EXREF/AVCC	-3		3	LSB
E _o	Offset error			0		LSB
E _g	Gain error			0		LSB

1. 由设计保证，不在生产中测试。
2. ADC 的典型应用如下图所示：



对于 0.5LSB 采样误差精度要求的条件下，外部输入阻抗的计算公式如下：

$$R_{AIN} = \frac{M}{F_{ADC} * C_{ADC} * (N + 1) * \ln(2)} - R_{ADC}$$

其中 F_{ADC} 为 ADC 时钟频率，寄存器 ADC_CR0<3:2>可设定其与 PCLK 的关系，如下表：

下表为 ADC 时钟频率 F_{ADC} 和 PCLK 分频比关系：

ADC_CR0<3:2>	N
00	1
01	2
10	4
11	8

M 为采样周期个数，由寄存器 ADC_CR0<13:12>设定。

下表为采样时间 t_{sa} 和 ADC 时钟频率 F_{ADC} 的关系：

ADC_CR0<13:12>	M
00	4
01	6
10	8
11	12

下表为 ADC 时钟频率 F_{ADC} 和外部电阻 R_{AIN} 的关系（M=12,采样误差 0.5LSB 的条件下）：

R_{AIN} (Kohm)	F_{ADC} (KHz)
10	5600
30	2100
50	1300
80	820
100	660
120	550
150	450

对于上述典型应用，应注意：

- 尽量减小 ADC 输入端口 AIN_X 的寄生电容 $C_{PARACITIC}$ ；
- 除了考虑 R_{AIN} 值外，如果信号源 V_{AIN} 的内阻较大时，也需要加入考虑。

26.3.15 VC 特性

符号	参数	条件	最小值	典型值	最大值	单位
Vin	Input voltage range		0		5.5	V
Vincom	Input common mode range		0		VCC-0.2	V
Voffset	Input offset	常温25°C 3.3V	-10		+10	mV
Icomp	Comparator's current	VCx_BIAS_SEL=00 VCx_BIAS_SEL=01 VCx_BIAS_SEL=10 VCx_BIAS_SEL=11		0.3 1.2 10 20		uA
Tresponse	Comparator's response time when one input cross another	VCx_BIAS_SEL=00 VCx_BIAS_SEL=01 VCx_BIAS_SEL=10 VCx_BIAS_SEL=11		20 5 1 0.2		us
Tsetup	Comparator's setup time when ENABLE. Input signals unchanged.	VCx_BIAS_SEL=00 VCx_BIAS_SEL=01 VCx_BIAS_SEL=10 VCx_BIAS_SEL=11		20 5 1 0.2		us
Twarmup	From main bandgap enable to 1.2V BGR reference、Temp sensor voltage、ADC internal 1.5V、2.5V reference stable			20		us
Tfilter	Digital filter time	VC_debounce = 000 VC_debounce = 001 VC_debounce = 010 VC_debounce = 011 VC_debounce = 100 VC_debounce = 101 VC_debounce = 110 VC_debounce = 111		7 14 28 112 450 1800 7200 28800		μs

27 唯一设备 ID 寄存器（80 位）

唯一设备标识符最适合：

- 用作序列号
- 在对内部 Flash 进行编程前将唯一 ID 与软件加密原语和协议结合使用时用作安全密钥以提高 Flash 中代码的安全性
- 激活安全自举过程等

80 位的唯一设备标识符提供了一个对于任何设备和任何上下文都唯一的参考号码。用户永远不能改变这些位。

80 位的唯一设备标识符也可以以单字节/半字/字等不同方式读取，然后使用自定义算法连接起来。


基址：0x0010 0E74

UID 规则

偏移地址	描述	UID Bit(80bit)							
		7	6	5	4	3	2	1	0
0	X Coordinate on the wafer	UID[7:0]							
1	Rev ID	UID[15:8]							
2	固定值 FFH	Reserved							
3	固定值 FFH	Reserved							
4	固定值 00H	UID[23:16]							
5	固定值 00H	UID[31:24]							
6	Wafer Number	UID[39:32]							
7	Y Coordinate on the wafer	UID[47:40]							
8	Wafer Lot Number	UID[55:48]							
9		UID[63:56]							
10		UID[71:64]							
11		UID[79:72]							


28 封装尺寸

QFN20 封装




Symbol	QFN20 (3x3) millimeter		
	Min	Nom	Max
A	0.70	0.75	0.80
A1	--	0.02	0.05
b	0.15	0.20	0.25
c	0.18	0.20	0.25
D	2.90	3.00	3.10
D2	1.55	1.65	1.75
e	0.40BSC		
Ne	1.60BSC		
Nd	1.60BSC		
E	2.90	3.00	3.10
E2	1.55	1.65	1.75
L	0.35	0.40	0.45
h	0.20	0.25	0.30
L/F 载体尺寸 (Mil)	75 x 75		


QFN24 封装



TOP VIEW







SIDE VIEW



BOTTOM VIEW

Symbol	QFN24 millimeter		
	Min	Nom	Max
A	0.70	0.75	0.80
A1	0	0.02	0.05
b	0.20	0.25	0.30
b1	0.16REF		
c	0.18	0.20	0.25
D	3.90	4.00	4.10
D2	2.15	2.25	2.35
e	0.50BSC		
Ne	2.50BSC		
Nd	2.50BSC		
E	3.90	4.00	4.10
E2	2.15	2.25	2.35
L	0.35	0.40	0.45
h	0.30	0.35	0.40
K	0.425	0.475	0.525

TSSOP20 封装







Symbol	TSSOP20 millimeter		
	Min	Nom	Max
A	--	--	1.20
A1	0.05	--	0.15
A2	0.80	1.00	1.05
A3	0.39	0.44	0.49
b	0.20	--	0.29
b1	0.19	0.22	0.25
c	0.13	--	0.18
c1	0.12	0.13	0.14
D	6.40	6.50	6.60
E	6.20	6.40	6.60
E1	4.30	4.40	4.50
e	0.65BSC		
L	0.45	0.60	0.75
L1	1.00BSC		
θ	0	--	8°

NOTE:

- Dimensions “D” and “E1” do not include mold flash.

SOP20 封装



SECTION B-B

Symbol	SOP20 millimeter		
	Min	Nom	Max
A	--	--	2.65
A1	0.10	--	0.30
A2	2.25	2.30	2.35
A3	0.97	1.02	1.07
b	0.35	--	0.43
b1	0.34	0.37	0.40
c	0.25	--	0.29
c1	0.24	0.25	0.26
D	12.70	12.80	12.90
E	10.10	10.30	10.50
E1	7.40	7.50	7.60
e	1.27BSC		
L	0.70	--	1.00
L1	1.40REF		
θ	0	--	8°

NOTE:

- Dimensions “D” and “E1” do not include mold flash.

29 附录 A SysTick 定时器

29.1 SysTick 定时器简介

OS 要想支持多任务，就需要周期执行上下文切换，这样就需要有定时器之类的硬件资源打断程序执行。当定时器中断产生时，处理器就会在异常处理中进行 OS 任务调度，同时还会进行 OS 维护的工作。Cortex-M0 处理器中有一个称为 SysTick 的简单定时器，用于产生周期性的中断请求。

SysTick 为 24 位的定时器，并且向下计数。定时器的计数减到 0 后，就会重新装载一个可编程的数值，并且同时产生 SysTick 异常（异常编号为 15），该异常事件会引起 SysTick 异常处理的执行，这个过程是 OS 的一部分。

对于不需要 OS 的系统，SysTick 定时器也可以用作其他用途，比如定时、计时或者为需要周期执行的任务提供中断源。SysTick 异常的产生是可控的，如果异常被禁止，仍然可以用轮询的方法使用 SysTick 定时器，比如检查当前的计数值或者轮询溢出标志。

29.2 设置 SysTick

由于 SysTick 定时器的重载值和当前值在复位时都是未定义的，为了防止产生异常结果，对 SysTick 的配置需要遵循一定的流程：

Step1: 配置 SysTick->CTRL. ENABLE 为 0，禁止 SysTick。

Step2: 配置 SysTick->CTRL. CLKSOURCE，选择 SysTick 的时钟源。

Step3: 配置 SysTick->LOAD，选择 SysTick 的溢出周期。

Step4: 向 SysTick->VAL 写入任意值，清零 SysTick->VAL 及 SysTick->CTRL. COUNTFLAG。

Step5: 配置 SysTick->CTRL. TICKINT 为 1，使能 SysTick 中断。

Step6: 配置 SysTick->CTRL. ENABLE 为 1，使能 SysTick。

Step7: 在中断服务程序中读取 SysTick->CTRL 以清除溢出标志。

注：Systick 溢出周期为 SysTick->LOAD+1，配置示例如下：

时钟源	SysTick->LOAD	溢出周期
RCH 4M	3999	1ms

29.3 SysTick 寄存器

地址	名称	CMSIS 符号	全名
0XE000E010	SYS_CSR	SysTick->CTRL	SysTick控制和状态寄存器
0XE000E014	SYS_RVR	SysTick->LOAD	SysTick重载值寄存器
0XE000E018	SYS_CVR	SysTick->VAL	SysTick当前值寄存器

29.3.1 SysTick 控制和状态寄存器（CTRL）

位	符号	功能描述	类型	复位值
31:17	Reserved	-	-	-
16	COUNTFLAG	Systick定时器溢出标志 1: Systick定时器发生下溢出。 0: Systick定时器未发生溢出。 读该寄存器，可清除 COUNTFLAG 标志	RO	0
15:3	Reserved	-	-	-
2	CLKSOURCE	SysTick时钟源选择 1: HCLK 0: 由SYSTICK_CR[27:25]选择	R/W	0
1	TICKINT	SysTick中断使能 1: 使能中断 0: 禁止中断	R/W	0
0	ENABLE	SysTick定时器使能 1: 使能SysTick 0: 禁止 SysTick	R/W	0

29.3.2 SysTick 重载寄存器（LOAD）

位	符号	功能描述	类型	复位值
31:24	Reserved	-	-	-
23:0	RELOAD	SysTick 定时器重载值	RW	未定义

29.3.3 SysTick 当前值寄存器（VAL）

位	符号	功能描述	类型	复位值
31:24	Reserved	-	-	-
23:0	CURRENT	读该寄存器，获取SysTick定时器的当前计数值； 写任意值到该寄存器，清零该寄存器及 COUNTFLAG。	RW	未定义

30 附录 B 文档约定

30.1 寄存器相关缩写词列表

寄存器说明中使用以下缩写词：

RW	读写，软件可以读写这些位。
RO	只读，软件只能读取这些位。
WO	只写，软件只能写入该位。读取该位时将返回无效数据。
W1	只写 1，硬件自动清 0，写 0 无效
R0W1	软件读取该位为 0，写入 1 将该位清零。写入 0 对该位的值无影响。
RW0	软件可以读写该位，写 1 无效，写 0 清除
R1W0	软件读取该位为 1，写入 0 将该位清零。写入 1 对该位的值无影响。
RC	软件可以读取该位。读取该位时，将自动清零。 写入“0”对该位的值无影响。
Res, Reserverd	保留位，必须保持复位值。

30.2 词汇表

本节简要介绍本文档中所用首字母缩略词和缩写词的定义：

Word: 32 位数据。

Half Word: 16 位数据。

Byte: 8 位数据。

IAP（在应用中编程）：IAP 是指可以在用户程序运行期间对微控制器的 Flash 进行重新编程。

ICP（在线编程）：ICP 是指可以在器件安装于用户应用电路板上时使用 JTAG 协议、SWD 协议或自举程序对微控制器的 Flash 进行编程。

AHB: 高级高性能总线。

APB: 低速外设总线。

DMA: 直接存储器访问。

TIM: 定时器

版本记录 & 联系方式

版本	修订日期	修订内容摘要
Rev1.0	2018/1/24	HC32F003系列 / HC32F005系列用户手册初版发布。
Rev1.1	2018/5/7	版本更新，修正Flash参数，增加3种商业编号，增加时钟切换描述。
Rev1.2	2018/5/23	修改了时钟切换流程，增加PCA比较捕获功能模块设置。
Rev1.3	2018/11/1	补充第1章功能模块描述，增加第2章描述引脚配置和功能，补充第9章FLASH操作描述，修改第25章电气特性参数，增加第26章和第28章。
Rev1.4	2019/2/22	修正以下数据：①ADC特性 ②ESD特性 ③存储器特性中ECFLASH最小值 ④增加封装尺寸 ⑤引脚配置图中加入AVSS/AVCC。
Rev1.5	2019/7/5	修正以下数据：①更正UID地址 ②更正编程模式 ③更新QFN引脚配置图样式。
Rev1.6	2019/9/5	增加商业编号（工作温度-40~105℃），更新26.3.2数值，更新典型应用电路图，15.10.5 Bit3修正为Reserved。



如果您在购买与使用过程中有任何意见或建议，请随时与我们联系。

Email: mcu@hdsc.com.cn

网址: <http://www.hdsc.com.cn/mcu.htm>

通信地址: 上海市张江高科园区碧波路 572 弄 39 号

邮编: 201203

